1. 为什么要在90nm节点死磕6μW的LDO先说结论这个项目的核心矛盾是在90nm CMOS这个不上不下的工艺节点上把一颗LDO的静态功耗压到6μW同时还要保证环路稳定、瞬态响应够用、版图能过DRC/LVS。听起来像是一个学术指标但实际做端侧AI视觉模块、可穿戴传感节点、植入式医疗电子的朋友应该都有体会——电池供电的端点设备最怕的就是待机时主芯片睡了电源管理芯片还在偷偷吃电。LDOLow Dropout Regulator低压差线性稳压器在系统里的角色说白了就是最后一道稳压关口。DCDC负责高效降压但它输出纹波大、噪声高很多模拟前端、射频模块、图像传感器是受不了的。所以典型架构是DCDC先把电池电压降到比如1.2V再经过LDO降到1.0V或0.9V给敏感负载供电。问题在于LDO本身是个负反馈环路误差放大器、基准、反馈分压网络都要持续耗电传统设计动辄几十到几百微安对于一颗纽扣电池要撑几个月的设备来说这个数字是致命的。6μW是什么概念如果输出1.0V那么总静态电流就是6μA。这里面要分给误差放大器、基准电流源、反馈网络、保护电路。90nm工艺的亚阈值区漏电、阈值电压失配、本征增益偏低都让这件事变得比在0.18μm或0.13μm上做要难受得多。但90nm也有它的好处单位面积电容大、特征频率高、可以用更小的器件做补偿电容整体面积和成本可控。所以这个题目不是拍脑袋定的是端侧AI视觉模块这类应用倒逼出来的真实需求。这篇文章我会按实际设计流程走一遍从指标拆解、架构选型、原理图设计、关键参数计算到版图布局、匹配、寄生控制最后给出实测中容易踩的坑。适合正在做低功耗电源管理、模拟IC设计入门到进阶的工程师也适合想理解为什么LDO设计不是抄个电路就行的读者。2. 指标拆解与架构选型6μW到底怎么分配2.1 从系统需求反推LDO规格拿到6μW超低功耗LDO这个题目第一步不是画电路而是把系统级需求翻译成设计指标。我一般会先问几个问题输入电压范围多少输出固定还是可调最大负载电流多大瞬态响应要求PSRR在什么频段要多少有没有片外电容假设典型应用场景是端侧AI视觉模块电池电压2.8V到4.2V前级DCDC降到1.2VLDO输出1.0V给Always-On域的SRAM和传感器接口最大负载电流10mA平均负载100μA要求轻载时静态电流极低重载时能快速响应。基于这个场景我拆出来的指标大致如下指标项目标值说明输入电压1.1V ~ 1.3V前级DCDC输出输出电压1.0V固定输出最大负载10mA瞬态峰值静态电流6μA含基准、EA、反馈压差100mV 10mA调整管导通电阻约束PSRR40dB 1kHz对DCDC纹波抑制相位裕度60°全负载范围负载瞬态80mV100μA到10mA跳变这里最关键的是静态电流6μA的分配。我的经验分配是误差放大器EA2μA基准电流源和基准电压产生1.5μA反馈分压网络1μA过温/过流保护及偏置电路1.5μA。这个分配不是随便定的EA分2μA是因为它直接决定环路增益和带宽给太少会导致调整管栅极驱动不足、瞬态恢复慢反馈分压网络1μA意味着分压电阻总阻值要在1MΩ量级这在90nm工艺上面积不小但为了功耗必须忍。注意很多新手会把静态电流理解成负载为零时的输入电流但实际上LDO的静态电流定义是输入电流减去输出电流它包含了所有内部电路消耗。测试时要在空载和轻载两个条件下分别测因为有些保护电路在空载时才激活。2.2 为什么选PMOS调整管而不是NMOSLDO的调整管选型直接决定压差和驱动方式。NMOS作为源极跟随器压差至少是一个Vgs在90nm工艺下约0.3~0.4V对于1.2V输入降到1.0V只有200mV余量的场景NMOS根本不够用。PMOS工作在饱和区时压差等于Ids×Rds(on)可以把Rds(on)做得很小压差轻松做到100mV以内。但PMOS也有代价它的栅极需要被拉到低于源极一个Vgs才能导通而源极接在输入电压上所以EA的输出摆幅要能到接近地电位。在1.2V供电下EA的输出级要能拉到0.2V以下这对低功耗EA的输出摆幅提出了要求。我通常会用共源共栅或者推挽输出级来保证这一点但推挽会额外耗电所以最终选的是单级折叠共源共栅加一个源极跟随器缓冲静态电流控制在2μA。另一个选择是是否用片外电容。片外电容可以做到1μF以上主极点放在输出端环路补偿简单PSRR也好。但端侧模块往往没有多余引脚和PCB面积所以这个项目我选的是全片上电容补偿输出电容只有100pF的寄生加片内MIM电容。这意味着主极点和次极点靠得很近补偿难度大幅上升。2.3 全片上补偿的架构取舍全片上LDO的经典架构是电流镜补偿或者阻尼系数控制。我这次用的是电流镜补偿的变种在EA输出和调整管栅极之间插入一个镜像极点利用米勒效应把主极点压低同时在高频引入一个左半平面零点抵消次极点。具体来说EA的第一级是差分对加电流镜负载第二级是共源放大加米勒电容。但米勒电容在90nm下不能太大否则面积和驱动电流都受不了。我最终用的补偿电容是1.2pF的MOM电容配合一个调零电阻。这个值是怎么算出来的先估算调整管栅极电容Cg约0.8pFEA输出电阻Ro约2MΩ主极点fp11/(2π×Ro×Cc)要把它压到10kHz以下Cc至少0.8pF。再考虑次极点fp2gm_adjust/(2π×CL)gm_adjust在10mA时约20mSCL约100pFfp2约32MHz所以零点要放在32MHz附近调零电阻Rz≈1/gm_adjust≈50Ω。实际仿真时我会扫Rz从10Ω到200Ω看相位裕度的变化。实操心得全片上LDO的相位裕度对负载电流非常敏感。轻载时gm_adjust下降次极点往低频跑可能和主极点靠得太近导致振荡。我的做法是在轻载时给调整管并联一个小电流源保证gm_adjust不低于某个下限代价是增加约0.5μA静态电流但换来了全负载范围的稳定性。3. 原理图设计从差分对到调整管的每一处细节3.1 误差放大器的低功耗设计EA是整个LDO最耗电也最关键的模块。我用的拓扑是两级第一级是PMOS输入差分对加NMOS电流镜负载第二级是NMOS共源放大加PMOS电流源负载。为什么用PMOS输入因为输入共模范围要包含1.0V的反馈电压在1.2V供电下PMOS输入的共模范围可以从0V到VDD-Vth而NMOS输入的下限是Vth可能刚好卡在1.0V附近风险太大。第一级的尾电流设为1μA差分对管的W/L要保证在1μA下工作在亚阈值区边缘这样gm/Id最大增益效率最高。90nm工艺下亚阈值区的gm/Id可以做到20~25 V^-1而强反型区只有10~15。我取gm/Id20则gm120×0.5μA10μS每边0.5μA。第一级输出电阻由电流镜负载的ro决定90nm下L1μm的PMOS ro约5MΩNMOS ro约3MΩ并联后约1.9MΩ第一级增益约19倍即25.6dB。第二级电流源负载电流也是1μA共源管的gm2同样按gm/Id20设计gm220μS输出电阻约1.9MΩ增益约38倍即31.6dB。总EA增益约57dB。这个增益对于LDO的负载调整率来说偏低但可以通过调整管的高gm来弥补。实际上LDO的环路增益是EA增益乘以调整管gm乘以反馈系数调整管gm在10mA时20mS反馈系数0.5环路增益约57dB86dB-6dB137dB足够。注意亚阈值区设计最大的坑是阈值电压失配。90nm工艺的Vth失配约5mV在亚阈值区这个失配会导致电流镜比例误差高达30%以上。我的做法是差分对和电流镜都加大面积用叉指结构并且把尾电流源做成cascode提高输出阻抗的同时降低失配敏感度。3.2 基准电流源与偏置电路6μW的总预算里基准和偏置只能分到1.5μA。传统带隙基准至少要10μA以上才能保证精度所以这里不能用带隙得用基于Vth的基准或者电流镜自偏置。我选的是Vth差分对结构的电流源利用两个不同W/L的NMOS工作在亚阈值区它们的Vgs差产生一个与温度弱相关的电流。具体电路是一个自偏置电流镜启动电路用一个小电容耦合。这个电流源的温度系数在-40到85度范围内约200ppm/度对于LDO的反馈基准来说够用因为LDO的精度主要靠反馈环路基准的绝对精度要求不高。偏置电路里还有一个关键点启动电路必须可靠。低功耗电流源经常有零电流简并点如果启动电路失效整个LDO输出为0。我用的是电容耦合启动上电时电容把启动管栅极拉高注入电流打破简并稳态后电容放电启动管关断。仿真时一定要跑上电斜坡从0V到1.2V用1ms看输出是否正常建立。3.3 反馈网络与调整管尺寸计算反馈分压电阻的选取是个权衡。阻值越大静态电流越小但电阻的热噪声和版图面积越大。1μA的反馈电流输出1.0V总电阻1MΩ。我取上电阻500kΩ下电阻500kΩ反馈系数0.5。500kΩ在90nm工艺下用高阻多晶硅实现方块电阻约1kΩ/方需要500方如果宽度0.5μm长度250μm面积125μm²。两个电阻就是250μm²这在低功耗LDO里已经算大了但没办法。调整管的尺寸计算最大负载10mA压差100mV则Rds(on)10Ω。90nm PMOS在Vgs1.2V、Vds0.1V时单位宽度的导通电阻约2kΩ·μm所以W2kΩ·μm/10Ω200μm。这个宽度很大版图上要拆成多个叉指每个指头20μm共10个指头。L取最小0.1μm以减小面积和栅电容但要注意短沟道效应导致的输出阻抗下降。仿真时我会扫Vds从0到0.2V看Ids的线性度确保在100mV压差下仍能提供10mA。实操心得调整管的栅极电容Cg约W×L×Cox200μm×0.1μm×15fF/μm²0.3pF加上覆盖电容约0.5pF。这个电容就是EA的负载直接决定次极点位置。如果发现相位裕度不够优先减小调整管宽度但会牺牲压差或者增加EA的驱动能力但会增加功耗。这个权衡要反复迭代。4. 版图实战匹配、寄生与电流镜的细节4.1 版图布局的整体规划低功耗LDO的版图不是把原理图连起来那么简单。6μW的电路对寄生漏电和匹配极其敏感。我的布局原则是模拟部分集中数字部分隔离电源地分开走关键匹配对用共中心对称。整体布局上我把EA放在中间调整管放在EA上方靠近输出pad基准和偏置放在EA下方反馈电阻放在右侧。这样做的原因是调整管是发热和噪声源要远离敏感的差分对基准是直流源可以放在角落反馈电阻面积大放在边缘不影响其他模块。电源和地线用星型连接所有模拟地的汇合点只有一个在EA的尾电流源下方。输出电容的接地也要单独回到这个点避免负载电流在地线上产生的压降耦合到基准。4.2 电流镜匹配的版图技巧电流镜的匹配直接决定EA的失调和基准的精度。90nm工艺的失配模型是Avth≈5mV·μm意味着如果W×L1μm²Vth失配约5mV如果W×L4μm²失配约2.5mV。对于1μA的电流镜我要求失配小于5%即Vth失配小于1mV所以W×L至少25μm²。具体做法差分对用交叉耦合结构两个管子各拆成4个指头按ABBA排列。电流镜负载也用同样结构方向旋转90度减小工艺梯度的影响。每个指头的宽度取2μm长度取3μm面积6μm²4个指头共24μm²接近目标。注意90nm工艺的STI应力会导致邻近效应同一个管子不同指头的Vth可能差几毫伏。我的做法是在指头之间插入dummy管并且保证每个指头到dummy的距离一致。dummy管的栅极接固定电位源漏接电源或地不能浮空。4.3 寄生电容与漏电控制90nm工艺的栅氧厚度约2nm栅极漏电不可忽略。对于调整管这种大面积器件栅极漏电可能达到几十nA直接吃掉静态电流预算。我的做法是调整管用厚氧器件IO器件栅氧厚度约5nm漏电降低两个数量级。虽然厚氧器件的gm低一些但调整管本来就不需要高gm够用。金属走线的寄生电容也要控制。EA输出到调整管栅极的走线要尽量短用高层金属M5或M6减小对地电容。反馈节点的走线要屏蔽两侧用地线包围避免耦合噪声。输出pad到调整管漏极的走线要宽用多层金属并联减小电阻和电感。版图完成后必须跑寄生提取用Calibre xRC或者StarRC把提取的网表反标回原理图做后仿。我一般会对比前仿和后仿的相位裕度如果后仿下降超过10度就要检查是不是走线寄生太大。5. 仿真验证与常见问题排查5.1 直流仿真静态电流和调整率直流仿真是第一步。我通常扫三个变量输入电压从1.1V到1.3V负载电流从0到10mA温度从-40到85度。看静态电流是否在6μA以内负载调整率是否小于1%线性调整率是否小于0.5%。静态电流的仿真要注意有些仿真器默认不计算栅极漏电需要打开漏电模型。我用的方法是单独跑一个漏电仿真把所有节点的漏电加起来看是否超过预算。如果超过优先检查调整管和EA输出级的栅极漏电。负载调整率的仿真结果通常比手算好因为环路增益在高频段有衰减但直流增益很高。如果发现负载调整率差先检查EA的增益是否够再检查反馈电阻的匹配。5.2 交流仿真相位裕度和PSRR交流仿真是LDO设计的重头戏。我用的方法是在反馈节点断开环路注入AC信号扫频率从1Hz到100MHz看环路增益和相位。相位裕度要在全负载范围内大于60度最好大于70度。全片上LDO的相位裕度对负载电流非常敏感。轻载时调整管gm下降次极点往低频跑可能和主极点靠得太近导致振荡。我的做法是在轻载时给调整管并联一个小电流源保证gm_adjust不低于某个下限代价是增加约0.5μA静态电流但换来了全负载范围的稳定性。PSRR的仿真要在输入加AC信号看输出衰减。低频PSRR由环路增益决定高频PSRR由输出电容和调整管的寄生决定。如果高频PSRR差可以在调整管栅极加一个RC滤波但会增加功耗。5.3 瞬态仿真负载跳变和上电建立瞬态仿真是最接近实际使用的测试。我通常做三个场景负载从100μA跳到10mA再跳回上升时间1μs输入从1.1V跳到1.3V上升时间10μs上电从0V到1.2V上升时间1ms。负载跳变时看输出电压的下冲和过冲以及恢复时间。下冲主要取决于输出电容和环路带宽过冲取决于调整管的关断速度。如果下冲超过80mV可以增大输出电容或者提高EA的驱动能力但都会增加功耗或面积。上电建立时看输出电压是否单调上升有没有振荡。低功耗LDO的启动电路如果设计不好可能会出现多次振荡或者建立时间过长。我的经验是启动电流要足够大至少是静态电流的2倍但持续时间要短避免稳态时浪费功耗。5.4 常见问题速查表现象可能原因排查方法解决措施静态电流超标栅极漏电、亚阈值漏电分模块测电流换厚氧器件、加大L相位裕度不足次极点太低、补偿不够扫负载电流看裕度增大Cc、加调零电阻负载调整率差EA增益低、反馈电阻失配查直流增益加大EA输出电阻上电不建立启动电路失效跑上电斜坡加大启动电容PSRR差环路增益低、地线耦合查地线压降星型接地、加屏蔽输出噪声大基准噪声、电阻热噪声查噪声谱加滤波电容实操心得低功耗LDO最容易被忽略的是仿真收敛问题。亚阈值区电路经常出现收敛困难我的做法是在仿真选项里加.options gmin1e-15并且给关键节点加初始条件。如果还是不收敛可以把尾电流源暂时换成理想电流源等收敛后再换回来。6. 从原理图到版图的迭代节奏实际项目中原理图和版图不是串行的而是反复迭代的。我的节奏是先画原理图跑前仿确认指标达标然后画版图跑DRC/LVS确认物理规则然后提寄生跑后仿确认性能下降在可接受范围如果后仿不达标回到原理图调整再重新画版图。这个迭代通常要跑3到5轮。第一轮主要解决功能问题第二轮解决性能问题第三轮解决匹配和寄生问题第四轮做工艺角仿真第五轮做蒙特卡洛。每一轮都要记录版本避免改乱了找不回来。工艺角仿真要覆盖TT、SS、FF、SF、FS五个角温度覆盖-40、25、85度电压覆盖1.1、1.2、1.3V。蒙特卡洛至少跑200次看静态电流和相位裕度的分布。如果良率低于95%就要找敏感参数加大面积或者调整偏置。最后再分享一个小技巧低功耗LDO的测试一定要用高精度源表普通电源的漏电可能比LDO本身还大。我通常用Keysight B2900系列或者Keithley 2400电流分辨率到pA级。测试时先校准源表本身的漏电再测LDO避免把测试设备的漏电算进去。