画完一整块板子布线、铺铜、跑DRC都做完了正准备出Gerber交付打开Display - Status一看Out of Date Shapes 显示12个Design Checklist里还跳出一个Unassigned Shapes提示。这时候大多数人的第一反应是“完了”其实大可不必。这两个状态是Allegro里覆铜最常见的“待办事项”只要搞清楚了它们各自的机制修复就是几分钟的事。这篇文章我想把Unassigned和Out of Date Shapes从原理到实操完整讲透顺便把我在实际项目里踩过的坑也一并交代清楚适合正在用Cadence Allegro做PCB设计、尤其是被覆铜状态报错困扰过的工程师参考。1. 先搞清楚这两个状态到底在说什么1.1 Allegro覆铜的两种类型动态铜与静态铜Allegro里的覆铜Shape分成两种动态铜Dynamic Shape和静态铜Static Shape。这个分类不是随便起的它决定了Shape在网络分配和自动更新上的行为也是理解Unassigned和Out of Date的前提。动态铜是参数化的它的边界Boundary和属性网络、间距、热风焊盘等都保存在设计数据库里。你在板上画一个矩形框告诉它“这里是GND”剩下的物理填充由Allegro的灌铜引擎实时计算。旁边加一根走线、打过孔、移动器件动态铜都会自动避让不需要手动去改。这就是为什么大多数覆铜都建议用动态铜尤其是电源和地平面省心。静态铜就没这么“聪明”了。在Allegro里选中一个Static Shape它就是一个固定的图形像一块贴上去的铜皮。周围设计变化了它不会自动退缩你需要手动编辑边界、手动打Void挖空。RF模块、特殊形状的导热铜块、某些需要精确控制的区域用静态铜是合理的但你也要接受它不参与自动更新的现实。明白了这两种类型你会发现Unassigned和Out of Date这两个状态绝大多数发生在动态铜上。静态铜如果没分配网络它显示的是静态铜自己的属性静态铜不需要“更新”因为它没有可重新计算的参数边缘。1.2 Unassigned意味着这块铜皮没有“认领人”Unassigned从字面上理解就是“未分配”。在Allegro里一块Shape一定要挂在一个网络上才有意义——它要么是GND要么是VCC_3V3要么是某个信号网络。如果Shape的网络属性是空的NULLAllegro就叫它Unassigned Shape。这就像一栋楼里有一间办公室没有分配任何人物理上它是存在的但没有任何使用权限。铜皮也一样Unassigned的铜皮在板上确实是一块导体但它不会连到任何引脚、任何过孔、任何走线它在电气上是孤立的。这里有个隐藏的风险Unassigned铜皮在DRC设计规则检查里通常不会被报错。它不是短路也不是开路那些“脚”根本没连上所以你扫一遍DRC往往是干净的。生产上更麻烦制造工程师拿到Gerber后看到一片不符合任何网络逻辑的铜可能会留着一块悬空铜皮或者把它并入旁边网络——结果就是板子回来后这块区域的表现和你预期完全不一样有可能是额外耦合也有可能是电源阻抗异常。很多工程师遇到Unassigned的第一反应是“我没画过这个啊”但Allegro不会凭空产生Unassigned Shape它一定是被某种操作带进来的。这个我们在第二章详细排查。1.3 Out of Date意味着铜皮数据过期了Out of Date字面意思是“过期了”在Allegro中指的是这块动态铜的参数边界已经变了但实际的铜皮填充还没有重新计算。动态铜工作的方式是设计者定义边界和规则灌铜引擎负责计算。如果只是这个Shape边界本身没变而周围环境变了——比如旁边多了一根走线、加了一组过孔、某个器件换了引脚位置——那么原来算好的那层铜皮就“过期”了。它没有反映最新设计状态。用生活化的类比你把一个沙盘里的沙子按城市路网铺好了突然来了个人在旁边挖了一条水渠沙盘上的沙子不会自己塌陷进去你需要重新抹一把沙子。在Allegro里“抹沙子”就是Update Shapes重灌铜。Out of Date的形状在显示上可能看不出问题因为旧铜皮还“粘”在原来的位置。可一旦出Gerber输出的就是这份旧数据。如果恰好有引脚挪进了铜皮区域旧铜皮会把两个不该连的网络搭在一起生产出来的板子直接短路这种问题在实验室里特别难排查因为你在PCB上看到的铜皮形状和实际Gerber里的铜皮形状不一致。2. 哪些操作最容易制造出Unassigned覆铜2.1 手动绘制Shape后忘记赋网络这是最朴实无华的原因。很多人包括我早期喜欢从工具栏选Shape直接在板上框一个矩形或多边形画完后急着调位置、改大小就忘了在Options面板里选Net。画完的Shape默认是Unassigned。这类Shape通常有一个特征它的颜色和旁边的有网络铜皮不一样。Allegro里每个网络可以单独设置显示颜色如果整版都是GND绿色一块没有网络颜色、呈层默认色的铜皮就是典型的Unassigned。2.2 用Z-Copy从板框或走线复制生成ShapeZ-Copy是Allegro里非常常用的功能用来把板框Board Outline或者固定走线轮廓复制成Shape多用于创建整板地平面或内层电源平面。但Z-Copy有个特点复制出来的Shape不会继承源对象的网络属性默认就是Unassigned。我在做一个四层板项目时电源平面是用Z-Copy从Outer Layer复制board outline创建的。当时我在Copy to Sublass里选好了层结果全部创建完成后忘了原来Z-Copy出来的形状是没有Net的。后面做DRC怎么都查不出问题直到出光绘前检查网络连接性才发现整片VCC平面是悬空的。那次之后我给自己定了个规矩Z-Copy创建出来的Shape第一件事就是Assign Net。2.3 跨文件复制粘贴、模块复用和版本导入Allegro支持跨板复制元素。从A板复制一块铜皮到B板如果B板里没有A板对应的网络名这块Shape就认不出原来的网络。它找不到归属就变成Unassigned。模块复用Placement Reuse或Module Reuse是同样的道理。复用的Module里如果带了Shape而这个Shape引用的网络在新板里不存在状态就是Unassigned。更隐蔽的情况是新板里确实有同名网络但复用时网络编号不同Allegro不会智能配对只会把Shape置为Unassigned。版本导入就更常见了。从旧版本Allegro升级到新版本工程或者从PADS/AD转换过来的文件网络信息在中间格式转换时丢了一部分铜皮就掉了网络。网表层面看引脚连接都对但Shape这种“附加对象”的映射就比较脆弱。2.4 网络表更新后网络被删除或改名这个坑藏得更深。你原本放了一块GND铜皮后来某个原理图改动网络表里把GND这块区域改成了AGND或者干脆删掉了某个网络。Allegro更新网表后如果旧网络不存在了原来挂在旧网络上的Shape会变成Unassigned。所以一个经验法则每次做完原理图同步、重新导入网表后都要去检查一遍覆铜状态而不只是看有没有短路和开路。网络的增删改会直接影响Shape归属这在多人协作、经常改版的开发流程里尤其普遍。2.5 第三方工具转换导入时网络映射丢失PADS转Allegro、AD转Allegro这类转换流程走的是中间格式比如GenCAD、DXF再还原转换时网络名是文本铜皮是图形。一旦文本和图形之间没有正确配对Shape就会Unassigned。用转换工具的人如果对目标网络命名规则不熟映射表里漏了一项其实很难发现。因为引脚和走线通常能映射上而Shape往往排在后面等你在板上一层层查过去才发现电源铜皮是空的。3. 定位Unassigned覆铜并完成网络分配的完整流程3.1 先确认数量和范围Display - Status第一阶段是确认到底有没有Unassigned Shape、有多少。打开Display - Status虽然这个窗口不会直接显示“Unassigned: 3个”但Allegro会在状态栏下方或者数据库信息里给出提醒信息。不同版本界面略有差异但核心思路一样先确认设计数据库的健康状态。更可靠的方法是执行经典的show element命令。在命令行输入show element然后把鼠标移到怀疑的铜皮上单击弹出的报告窗口会列出这块Shape的完整信息包括它的Layer、Bounding Box、网络名。如果网络那栏写着Net: NULL或者根本没列出网络那就是Unassigned不用猜。3.2 靠网络颜色快速区分Unassigned铜皮这是最直观的定位技巧。Allegro里每个网络可以设独立颜色有网络的Shape会以该网络颜色显示。如果你把某层所有网络颜色都打开Unassigned Shape就没有网络颜色映射它会显示为层默认色在整片同色铜皮里非常扎眼。操作上打开Display - Assign Color或Color/Visibility对话框勾选某些关键网络的“给网络分配颜色”然后回到画布扫一眼哪块铜皮颜色不一致。颜色和网络设得非常花的时候可能会造成视觉干扰所以通常的做法是先关掉其他网络的高亮只给GND和电源网络分配统一颜色再看哪些铜皮不听话。如果你有脚本基础也可以用Skill脚本遍历所有Shape筛选出Net为NULL的对象直接高亮并给出坐标列表。很多公司内部会维护这样一个快速查询脚本效率比肉眼找高得多。3.3 单块修复右键Assign Net找到Unassigned的Shape后修复动作很直接。选中目标Shape单击铜皮注意Find面板里只勾选Shapes然后右键菜单里会有一项Assign Net。点击后弹出对话框选择目标网络比如GND确定。完成后命令行的提示会从Unassigned shape变成显示命中的网络Shape的颜色也会随网络颜色变化。这时候不要急着走观察一下Shape周围有没有走线或焊盘需要避让。因为一块刚分配网络的Shape实际上还没有执行重灌它的“物理形态”还是Unassigned时期的形态需要触发一次Update才会真正按照新网络的间距规则去掏空、避让。3.4 批量修复Find面板筛选Shapes后统一分配单块修复适合零星几块。但在项目交接或者转换文件时Unassigned往往是一大片一堆比如整层电源平面都没网络。这时候要批量处理。操作方法是在Find面板里只勾选Shapes其余全部取消勾选。然后框选覆盖目标区域或者全选CtrlA。选中后右键依然选Assign Net在弹出的对话框里输入网络名点击OK。这一下会把选中的所有Shape全部赋予同一个网络。这一步就是考验细心的时候了如果选中的Shape里混有其他网络的铜皮批量Assign Net会把它们全部改成同一个网络。比如有一块GND铜皮和一块VCC铜皮被同时选中一起Assign Net为GND那VCC铜皮就变成了一块GND铜皮轻则逻辑错误重则导致电源短路。批量操作前建议先在图层上仔细确认选区的网络构成或者分区域多次操作。3.5 修完网络马上刷新给Shape分配网络并不能让铜皮立刻重灌。完成Assign Net后要做一次Update Shapes方法见第四章让灌铜引擎按照新网络和规则重新计算。这里有一个组合命令在工程里很顺手的做法先批量Assign Net再全板Update Shapes然后立刻跑一次DRC确认有没有因网络改变而冒出来的短路或间距问题。这样一套下来Unassigned Shape清零设计状态也干净了。补充一个小知识点Assign Net之后即使网络分配正确DRC也可能出现“走线连接已存在但Shape还没避让”的假报警。此时强制Update一次再重跑DRC很多奇怪报警会直接消失。4. Out of Date Shapes的状态解读与刷新实操4.1 为什么会Out of Date从动态铜的工作原理说起动态铜的物理填充是延迟计算的这是它性能优化的核心逻辑也是Out of Date的来源。Allegro不会在每次你推一根走线、移一个焊盘时就立刻重灌所有铜皮——那样的话布线速度会卡到无法忍受。它默认的做法是记录下需要刷新但还没刷新的Shape标记为Out of Date等你空闲下来批量重灌。所以“Out of Date”不是一个错误它更像是Allegro给你的一个“待处理清仓提示”。平时改版过程中出现几个Out of Date太正常了关键是交付前必须清零。产生Out of Date的常见动作包括移动或添加走线、旋转或移动器件、增加或删除过孔、修改走线宽度、修改Shape自身的Boundary比如拖动边界、修改覆铜间距规则如Shape-to-line间距。只要影响范围触及某块动态铜的覆盖边界这块铜就会被标记。4.2 手动刷新Shape - Update Shapes手动刷新是修复Out of Date的标准动作。菜单路径是Shape - Update Shapes...命令行可以直接输入updateshapes或者up效果是一样的。对话框中几个关键选项All全板所有Shape都刷新最常用。Layer只刷新指定层的Shape适合你正在调整某一层、不想影响其他层时用。Selected只刷新选中的Shape适合局部快速调整。Only Net只刷新指定网络的Shape适合局部微调后快速确认。选择All然后点OKAllegro会再次计算所有动态铜。放心这个操作不会改变你的设计意图它只是按当前规则把铜皮重新填一遍。几秒钟到几十秒钟取决于板子规模和Shape数量。刷新的过程中可以观察命令行会输出类似Update Shapes: 35 done, 0 out of date之类的统计信息。刷完后再看Status窗口Out of Date数量应该变成0。4.3 三种更新模式Always Smooth、Frequent、Avoid Smooth在动态铜的更新模式上Allegro提供了几个层级这是很多工程师忽略、但恰恰是Out of Date频发的根源。打开Setup - Design Parameter Editor切到Shape页签可以看到Dynamic Fill相关选项Always Smooth每次设计变化后立即执行平滑重灌所见即所得但大板子会卡。Frequent频繁重灌但不到3D平滑级别适合大部分设计。Avoid Smooth尽量减少重灌优先保证布线流畅性代价就是Out of Date大量堆积。如果你发现自己的板子稍微动一下走线就冒出一大片Out of Date大概率是模式设成了Avoid Smooth。这种模式适合布线中段目的是不让灌铜拖慢推线速度。但在收尾检查时需要切回Frequent或Always Smooth把积压的Out of Date全部消化掉。顺便说一句很多人布线阶段喜欢把铜皮显示设为Ratsnest轮廓模式只看边框不看填充这样能大幅提升刷新速度但这只是显示模式不代表Shape数据本身是新的。收尾时一定要切回Smooth填充模式检查一遍别被轮廓模式骗了。4.4 顽固Out of Date的处理DB Doctor和重建Shape大部分Out of Date靠一次全板Update就能解决。但偶尔会有几块“钉子户”Update之后状态依然是Out of Date怎么点都不动。这种时候多半不是参数问题而是数据库内部出现了小故障。第一步关闭所有不必要的窗口执行Tools - Database Check习惯上叫DB Doctor新版可能叫Database Audit。勾选所有检查项让它扫一遍数据库。它会修复数据库结构层面的错误顺便重建一些失效的索引。第二步如果DB Doctor之后还不行把这块Shape删掉重新画。选中这块铜皮按Delete然后手动重新绘制一遍重新Assign Net再Update。这种方法不优雅但确实高效。还有一种情况这块Shape是静态铜被误用成动态铜来管理Update不会生效因为静态铜本来就不参与重灌。如果是这样把Shape属性从Static改成Dynamic再Update或者接受它是静态铜、手动编辑边界。5. 高发场景中的连锁排查与避坑5.1 Unassigned和Out of Date同时出现时的修复顺序实际项目中这些状态往往是结伴出现的。处理顺序有严格讲究先解决Unassigned的网络归属再解决Out of Date。为什么因为Out of Date的刷新是“按当前设置重算网络和形状”如果一块Shape本来就没有网络直接Update灌铜引擎不知道该按什么网络规则去避让刷新完它依然是Unassigned甚至可能形状变化导致你更难定位。正确流程是Find面板勾选Shapes - 定位所有Unassigned - Assign Net - Update Shapes全板刷新 - DRC检查。这一套流程做完两个状态同时清零。5.2 从旧版或第三方工具迁移时网络映射校验跨版本、跨工具迁移的板子大概率同时出现Unassigned和Out of Date。我有一个经验拿到转换后的.brd文件第一件事不是看走线而是开Status窗口看Shape相关状态看网络数量、铜皮数量是否和源文件一致。转换工具生成的网络映射表通常有一个清单我建议逐项核对电源和地网络的映射结果因为这两类网络往往承担了大面积覆铜。映射错了铜皮不是变Unassigned就是被赋予错误网络。在Allegro里可以用Tools - Database Check在转换后进行全量检查把错误列表导出留存。如果库文件不全很多Shape会连带报错这时候不要急着干别的先把缺失的封装、网络、器件属性补齐否则后面查Unassigned会无从下手。5.3 网络颜色显示被关闭时如何确认有一种很常见的情况你觉得板上没有Unassigned因为所有铜皮颜色都一样看起来都像GND。可实际上如果网络颜色显示被关掉所有铜皮都显示为层默认颜色Unassigned和GND铜皮根本分不出来。排查前先确认显示状态打开Color/Visibility查看当前高亮颜色设置里Net相关选项。如果所有网络颜色都相同先分配几个关键网络的颜色再做肉眼排查。在没有网络颜色辅助的情况下更准确的方式是show element逐个抽查或者借助Skill脚本批量报告网络名。不推荐只靠眼睛。5.4 出Gerber前刷新这个习惯必须养成这是我吃了大亏后总结的纪律。有一年做一个测试板底层电源平面是动态铜我在收尾前几天一直在调一个射频模块的位置调完就顺手把Cadence关了。交付前检查了DRC、检查了连接性但在最终Gerber输出前少了一次Update Shapes。生产回来后发现某一块电源铜皮没有给移动后的射频模块让位导致信号走线距离铜皮太近阻抗异常。重新看设计文件那块铜皮的Out of Date标记赫然在目。从那以后我给自己定了一个硬性流程Gerber输出前Status窗口里必须看到Out of Date为0Unassigned为0。这两个数字任何一个不是0都不允许进入光绘输出流程。5.5 常见误区把Out of Date当作正常现象很多工程师对Out of Date已经麻木了觉得“反正我最后会全板Update一下”。这个思维有个隐患如果你一直不更新你所看到的DRC结果、网络分析结果、信号完整性仿真结果全部是基于过期的铜皮数据这些结果可能毫无意义。尤其在高速设计里电源平面的过孔避让、回流路径、阻抗连续性任何一个动态铜的旧状态都可能导致仿真结论错得离谱。别拿过期数据去做出发结论的依据。6. 让整板覆铜状态长期保持干净的日常习惯6.1 每完成一个功能模块立即Assign Net不要等整板画完再统一分配网络。我的习惯是每画完一块区域比如电源模块、一个接口功能区立刻检查这个区域的铜皮网络是否完整。如果是手动绘制的Shape当场Assign Net如果是Z-Copy生成的马上补Net。这样Unassigned只会在一个很小的范围内出现排查起来简单。6.2 覆铜区域统一建立在专用层板内铜皮尽量放在标准的Etch层上并给每个铜皮设置清晰的Class和SubClass不要在机械层或Board Geometry层放画着玩儿的“假铜皮”。这样后期Assign Net时Find面板里筛选Shape非常方便也不会误选到非电气图形。如果你要做的只是限高、丝印、标识不要用Shape工具改用Board Geometry或Manufacturing层的线条。避免给Allegro增加无意义的电气对象。6.3 个人检查清单我现在的PCB交付检查清单里覆铜部分固定有以下几项Display - StatusOut of Date Shapes 0命令行show element抽查关键网络GND、VCC等的Shape是否Net正确网络颜色打开肉眼扫一遍各层Shape确保没有异色异常铜皮全板执行一次Shape - Update Shapes再跑一次完整DRC输出Gerber前最后检查一次Status。每次做一遍五分钟以内搞定但能拦住绝大部分覆铜问题。养成这个习惯之后我对“板子回来的实际表现与我设计的版图一致”这件事有了信心。6.4 动态铜显示模式的正确切换日常布线时可以切到Ratsnest或Avoid Smooth来提速度但每天下班前或者完成一个设计阶段后我建议至少切回Smooth模式刷新一次把Out of Date扫掉。不必每根线都实时更新但一天能做一到两次全量刷新比最后一天攒着一堆问题再处理要省心得多。还有一个提示多处铺铜时如果多个Shape有重叠Allegro会根据优先级Shape Priority决定谁覆盖谁。调整优先级之后也需要Update Shapes才能看到效果否则优先级看似改了实物的铜皮还是旧关系。这个我单独提醒一下因为它的Out of Date表现和普通改动不太一样不会直接显示在你刚改的那块铜皮上容易漏。6.5 交接文件前对对方负责如果你负责把一个Allegro工程发给外部协作方或者生产厂发之前一定确认对方拿到的文件里没有Unassigned和Out of Date。生产厂只认原始Gerber和钻孔文件你发的.brd如果带着一堆Unassigned对方工程师按自己的经验“帮你修正”结果往往和你的意图背道而驰。宁可自己花十分钟把这些状态清零也别让制造端去猜。最后再分享一个我自己的体会Unassigned和Out of Date这两个问题从技术上来说都不难解决难的是“及时发现”和“不让它累积”。我见过太多工程师把主要精力放在布线速度和DRC通过率上而忽略了覆铜状态管理。实际上一块铜皮没分配网络、一块铜皮数据过期可能比几根走线间距偏大造成的问题更致命因为它无声无息不出现在你习惯看的报警栏里。如果你现在正被这类问题困扰照着上面的定位和修复步骤走一遍再配合那套五分钟检查清单后续基本不会再被这两个状态打个措手不及。