有人问过我一个特别尖锐的问题ODrive 这种开源伺服驱动器凭什么能把电流环跑到 8 kHz按理说 STM32F405 这种主频 168 MHz 的片子跑 FOC 加一堆外围逻辑已经够累了还要维持 8 kHz 的中断负载这可不是软件里随便开个定时器就能糊弄过去的事。网上聊 ODive 的固件解析文章不少但绝大多数都在讲运动控制算法怎么写很少有人真正把“时基”这条线单独拉出来讲清楚。这次我就围绕“从定时器时基到 8 kHz 控制环”这条主线把 ODive 固件里定时器到底怎么初始化、怎么触发中断、怎么把 PWM 和 ADC 采样对齐这件事逐行掰开讲点源码层面的干货。这篇内容适合正在读 ODive 固件源码的人也适合那些想在自己板子上复现“定时器驱动 FOC 控制环”这种架构的硬件开发者。你不需要已经有完整的伺服开发经验只要懂一点 STM32 定时器原理和 FOC 基本概念就能跟上这个节奏。我会尽量把“为什么这么配”“这个寄存器为什么是值”“中断链路里藏着什么坑”这些文档里不写的东西都补出来希望能帮你少踩几次坑。1. 先搞清楚8 kHz 这个数字到底从哪来很多人以为 ODive 的 8 kHz 是软件里定死的一个任务周期类似osDelay(1/8000)那种软件定时。实际上完全不是ODive 的控制环频率是被硬件 PWM 定时器“拖”着走的。也就是说PWM 载波频率是多少FOC 电流环的执行频率就是多少二者在硬件时序上是严格同步的。这个设计很聪明但也是一切后续行为的根源。1.1 控制环频率和 PWM 载波频率的绑定关系ODrive 默认的 PWM 频率是 8 kHz对应任务周期 125 微秒。这个频率在固件源码里有个专门的名字叫PWM_FREQ通常通过配置文件传入比如 8000 Hz 或者 16000 Hz。无论你设置成多少它最终都会被换算成定时器的重载值写进 PWM 定时器的寄存器里。PWM 定时器用的是 STM32 的通用高级定时器 TIM1 和 TIM8具体用哪一组取决于 ODive 的硬件版本。ODive 0.5.x 里通常用 TIM1 驱动电机 M0TIM8 驱动电机 M1。这两个定时器工作在中心对齐模式Center-Aligned Mode也就是计数器从 0 往上计数到 ARR然后从 ARR 往下减到 0一个完整的上下往返周期才是一次 PWM 周期。为什么要中心对齐因为 FOC 电流采样经常需要在一个 PWM 周期的中点进行中心对齐模式下定时器计数达到 ARR 时会产生更新事件这个点正好是 PWM 周期的对称中心也是电流纹波最小的采样点。这里有一个很多人算不明白的公式中心对齐模式下的 PWM 频率 定时器时钟 / (2 * (ARR 1))。减去 1 是因为部分 STM32 文档里 ARR 使用 0 作为有效值计数。以 STM32F405 为例定时器挂在 APB2 总线上在时钟配置为 168 MHz 时TIM1 的输入时钟就是 168 MHz。要得到 8 kHz PWM计算公式为2 * (ARR 1) 168 MHz / 8 kHz2 * (ARR 1) 21000ARR 1 10500ARR 10499所以固件里一旦配置好 ARR 为 10499TIM1 的溢出更新事件Update Event频率就是 8 kHz。而 ODive 的电流环中断恰恰就是在这个更新事件里触发的。这意味着“时基”和“控制环”本质上是同一个物理事件。1.2 更新事件如何连接 FOC 中断STM32 的定时器更新事件有多种出路可以置位状态寄存器、产生 DMA 请求、触发 ADC 转换也可以触发 CPU 中断。ODive 固件至少同时用了其中两种路径一条是触发 ADC 注入采样另一条是进中断处理 FOC 。从 ODive 源码里可以看到ADC1 的注入通道是由定时器更新事件作为触发源的。也就是说每次定时器计数到 ARRADC 就会自动把三相电流和母线电压采样一遍不需要 CPU 介入。这个采样结果保存在 DMA 缓冲区里供中断服务函数直接读取。与此同时更新事件也跳进了TIM1_CC_IRQHandler或者等效的中断处理函数里在这里读取 DMA 缓冲区的电流值、执行 Clarke/Clark 变换、占空比计算再更新 PWM 比较寄存器。这里最有意思的一点是ADC 采样是在硬件层面被定时器强制预触发的采样完成的时间点会稍微滞后于更新事件但不会乱序。所以进入中断后你拿到的电流值永远是本次 PWM 周期中点附近的瞬时电流而不是随随便便一个时间点的值。这个时序对齐关系是后面分析代码时必须时刻放在脑子里的。2. 定时器初始化源码逐段拆解从时钟树到寄存器现在我们进源码。我这里基于 ODive 0.5.x 版本的motor_control/drive_axis初始化流程来讲。这部分源码主要集中在low_level或者peripherals相关文件里不同版本命名略有差异但核心逻辑基本一致。我抽取最关键的部分来读。2.1 开启定时器时钟与引脚复用在你看见任何 PWM 输出之前第一步是拉通定时器和 GPIO 的时钟。以 M0 为例TIM1 的通道输出脚在 ODive 0.5.x 的 24V 板上通常是 PA8、PA9、PA10其中 PA8 是 TIM1_CH1PA9 是 TIM1_CH2PA10 是 TIM1_CH3。下面这段初始化代码虽然我做了精简但寄存器级的动作是真实的// 开启 GPIOA 时钟、TIM1 时钟、AD C1 时钟和 DMA2 时钟 RCC-AHB1ENR | RCC_AHB1ENR_GPIOAEN; RCC-APB2ENR | RCC_APB2ENR_TIM1EN; RCC-AHB1ENR | RCC_AHB1ENR_ADC1EN; RCC-AHB1ENR | RCC_AHB1ENR_DMA2EN; // 配置 PA8 / PA9 / PA10 为 TIM1 复用功能 GPIOA-AFR[1] ~(0xFUL 0); // PA8 GPIOA-AFR[1] | (1UL 0); // AF1 TIM1_CH1 GPIOA-AFR[1] ~(0xFUL 4); // PA9 GPIOA-AFR[1] | (1UL 4); // AF1 TIM1_CH2 GPIOA-AFR[1] ~(0xFUL 8); // PA10 GPIOA-AFR[1] | (1UL 8); // AF1 TIM1_CH3 // 配置推挽复用输出速度等级用高速 GPIOA-OSPEEDR | (3UL 16) | (3UL 18) | (3UL 20); GPIOA-OTYPER ~((1UL 8) | (1UL 9) | (1UL 10)); GPIOA-MODER ~((3UL 16) | (3UL 18) | (3UL 20)); GPIOA-MODER | (2UL 16) | (2UL 18) | (2UL 20);这段代码看着枯燥但有两个细节值得注意一是 GPIO 速度等级一定要配置为 High Speed否则 PWM 边沿会变缓死区时间容易吃边沿二是复用功能编号别搞错PA8 的 TIM1 复用是 AF1PA8 如果配成 AF6 那就不知道给你输出什么了。2.2 预分频、自动重载、计数模式与 PWM 模式时钟开了、引脚好了下面就到了本文的核心配置定时器时基。ODive 固件里会先计算 ARR 值再配置寄存器。代码逻辑类似uint32_t timer_clock 168000000UL; // TIM1 挂 APB2168 MHz uint32_t pwm_freq 8000UL; // 目标 8 kHz uint32_t arr (timer_clock / 2 / pwm_freq) - 1; // 10499 TIM1-CR1 0; TIM1-CR1 | TIM_CR1_CMS_1; // 中心对齐模式 2只比较 TIM1-CR1 ~TIM_CR1_DIR; // 向上计数中心对齐模式由硬件自动处理方向 TIM1-PSC 0; // 1 分频168 MHz TIM1-ARR arr; // 10499 TIM1-RCR 0;这里解释一下几个坑PSC 为什么要设为 0因为 168 MHz 除以 1 还是 168 MHz在 16 位预分频器可接受的范围内而且 PSC 为 0 时不需要考虑“PSC 加载延迟”带来的相位误差。如果你把 PSC 设成 1频率变成了 84 MHz再去计算 ARR也能得到 8 kHz但采样点相对 PWM 纹波的相位会有细微偏移对 FOC 来说没必要。中心对齐模式选 2 还是选 1中心对齐模式 1CMS00 的 1/2? 实际上是 CMS 位组合会影响向上/向下计数时比较标志的置位行为。ODive 固件用的比较多的是中心对齐模式 1 或 2区别在于比较中断在哪个方向产生。对于 PWM 输出本身影响不大但对于 ADC 触发和中断标志的清晰逻辑有影响。推荐直接沿用官方固件的设置不要随便改。RCR 0这个寄存器是重复计数寄存器0 表示每次更新事件都产生。如果你设置 RCR1那要等两个 PWM 周期才产生一次更新事件控制环频率直接腰斩成 4 kHz。2.3 PWM 比较输出与死区配置有了 8 kHz 的计数周期接下来要让定时器真正输出互补 PWM。ODive 使用互补 PWM 来驱动半桥的上下管所以还要配置 CCx 和 CCxN 输出。CC 寄存器决定了每个通道的占空比死区寄存器决定上下管切换的间隔。// 初始占空比设为 50%对应 ARR/2 TIM1-CCR1 arr * 0.5f; TIM1-CCR2 arr * 0.5f; TIM1-CCR3 arr * 0.5f; // PWM 模式 1CNT CCR 时输出高 TIM1-CCMR1 | TIM_CCMR1_OC1M_2 | TIM_CCMR1_OC1M_1; // PWM mode 1 TIM1-CCMR1 | TIM_CCMR1_OC2M_2 | TIM_CCMR1_OC2M_1; // 使能输出配置死区 TIM1-BDTR | 64; // 死区时间 64 * 1 / 168 MHz ≈ 381 ns TIM1-CCER | TIM_CCER_CC1E | TIM_CCER_CC1NE; TIM1-CCER | TIM_CCER_CC2E | TIM_CCER_CC2NE;死区时间计算看似简单实际上和栅极驱动器的传播延迟、MOSFET 关断延迟都有关。ODive 默认的 300 纳秒左右死区在常见 MOSFET 驱动下够用但你换成新一代高频器件后可能需要调小。这块在固件里是通过deadtime配置参数加载到BDTR的。这里我要特别强调一个基本功在中心对齐模式下占空比 50% 对应 CCR ARR/2而不是 ARR。有很多第一次写 PWM 的人会把 CCR 直接设成 ARR 的一半后看到满占空比因为方向计数导致比较点每周期触发两次。ODive 源码里控制环输出的占空比都是归一化到[-1, 1]再映射到[0, ARR]的拿到代码后你要先确认这个映射是不是标准线性映射。3. ADC 采样注入链路硬件触发是怎么“准时”的FOC 最重要的不是 PWM而是电流采样的精确性。如果采样点不在 PWM 周期中点上反馈电流就带有明显纹波电流环增益稍高就会啸叫或者震荡。ODive 对采样时机的处理完全依赖硬件定时触发而不是软件延时等待。3.1 注入通道和规则通道的选择ST 的 ADC 有规则通道和注入通道两种转换通道组。规则通道可以配合 DMA 做连续扫描但优先级较低容易被注入打断。注入通道则可以在外部触发信号到来时“插队”转换非常适合在 PWM 更新点固定采样三相电流。ODive 的固件选择的是注入通道通过ADC1-JMRx寄存器配置采样顺序把三相电流和母线电压都放到注入序列里。初始化的关键动作是// 配置 ADC1 采样时间注入通道使能 ADC1-CR2 | ADC_CR2_EXTEN_1; // 外部触发使能 ADC1-CR2 | ADC_CR2_EXTSEL_0; // 选择定时器更新事件触发源之一 ADC1-JSQR | (uint32_t)3 20; // 注入序列长度为 4 ADC1-JSQR | (uint32_t)ADC_CHANNEL_1 15; // 第1个注入通道 ADC1-JSQR | (uint32_t)ADC_CHANNEL_2 10; // 第2个注入通道 ADC1-JSQR | (uint32_t)ADC_CHANNEL_3 5; // 第3个注入通道 ADC1-JSQR | (uint32_t)ADC_CHANNEL_4 0; // 第4个注入通道这里很容易踩坑的地方是触发源选择TIM1 的更新事件是 ADC 注入触发源之一而转换完成之后会产生注入新的中断。ODive 的电流控制中断是在更新事件里进去的但它进中断后读的并不是 ADC 当前值而是 DMA 搬运到内存里的上一轮采样值。所以你在中断里拿到电流时它和 PWM 输出之间有一个固定延迟。只要延迟恒定电流环就不会被相位噪音影响但如果你试图在中断里立刻发起下一次 ADC 转换就要小心是否会覆盖还没被读取的数据。3.2 DMA 缓冲区和双缓冲轮转ODive 固件为了让电流环能够拿到连续的采样结果通常会配置 DMA 以循环模式搬运 ADC 转换结果。你可以把 DMA 目标地址设成一个uint16_t数组每次注入转换完成数据就自动搬过来。典型代码如下uint16_t adc_buf[4]; // 依次存放 I1, I2, I3, Vbus DMA2_Stream4-PAR (uint32_t)ADC1-JDR1; DMA2_Stream4-M0AR (uint32_t)adc_buf; DMA2_Stream4-NDTR 4; DMA2_Stream4-CR | DMA_SxCR_MINC | DMA_SxCR_CIRC | DMA_SxCR_DIR_0; DMA2_Stream4-CR | DMA_SxCR_EN;这里你要注意JDR1和JDR2等是注入数据寄存器。DMA 搬运的算是当前触发时刻的所有注入通道结果。因为注入序列很短整个 DMA 传输在几百纳秒内完成电流环中断里读到adc_buf时数据是完整一致的不会有“读到一半被更新”的撕裂问题。如果不想用 DMA也可以在注入中断里直接读 JDR但实际上 DMA 更省 CPU也给电流环留出了更多时间预算。3.3 为什么采样点必须落在 PWM 对称中心我们前面提到 PWM 中心对齐模式这里再深入说一句。普通的边沿对齐 PWM向上计数比较容易产生较大梯形波电流纹波因为 PWM 占空比每周期只有一次变化电流的峰值可能靠近周期尾端。而中心对齐 PWM 在一个周期内有两次比较点变化输出的平均电压在周期中点附近等效值最平缓。ADC 如果在这一时刻采样对纹波的均值近似误差最小。在电机低速大电流运行时这种采样点偏移几微秒扭矩波动就会明显变大甚至让观测器位置估算产生抖动。这也是 ODive 固件架构上最考究的地方不是“软件想采样就去采”而是“硬件帮你把采样时间钉死在 PWM 的对称中心上”。你只需要在中断里取现成数据。4. 8 kHz 控制环中断里到底跑了什么当定时器更新事件触发后控制环中断服务函数干的活并不是只有电流环。ODive 固件在中断里跑的是一个层级分明的控制任务链。你要理解整个时基架构就一定要分清楚中断上下文里哪个函数是实时性要求最高的。4.1 电流环永远是第一个进入中断后CPU 首先要做的是读取 DMA 缓冲区里的电流值把它从 ADC 原始量程转换成实际电流值然后做 Clarke 变换三相到 αβ、Park 变换αβ 到 dq再拿 dq 轴电流和指令值做 PI 控制输出 dq 轴电压指令。最后是反 Park 变换和自适应 SVPWM 或直接三相占空比计算。这一串在 ODive 源码里对应的是MotorControl::read_adcs、MotorControl::current_control这一些调用。这里有个技巧电流环的 PI 运算全部用的定点或者 fast math 库避免浮点多周期延误差。在 STM32F405 上虽然硬件 FPU 是全精度浮点但为了确定性ODive 很多版本里的current_control仍做了大量整数化处理。你复现时不要乱改成复杂的浮点算法控制周期 125 微秒看着充裕但中断里还有别的任务要挤时间。4.2 速度环和位置环是一次还是分次跑如果你对 ODive 有一定了解应该知道它的速度环和位置环并不是每次都跑。因为 8 kHz 对电流环刚合适但对速度环来说太奢侈了。ODive 的做法是设定一个分频系数比如每多少次电流环中断才跑一次速度环。常见配置下速度环频率是 8 kHz 除以某个整数比如 1 kHz 或 2 kHz。你可以在 ODive 配置文件里用axis.encoder.config相关参数更改采样降频比例。在中断代码里你会看到类似这样的逻辑// 伪代码用于说明层级调度 void update_hook() { current_control(); // 8 kHz每次执行 if (current_control_count % 8 0) { velocity_control(); // 1 kHz每 8 次执行一次 } if (current_control_count % 8 0) { position_control(); // 1 kHz或更低 } }这种调度方式的关键不是“省电”而是让低频控制环拥有完整的最新电流环状态避免控制频率过高时观测器带宽和延迟之间产生不匹配。位置环如果也强行 8 kHz反而会引入测量噪声和高频振荡。所以你看到很多固件讨论“8 kHz 电流环”并不是说整个电机的三环都在 8 kHz。4.3 中断优先级和抢占配置ODive 里控制中断优先级通常配置为非常高的优先级但不能太高到把所有其他紧急任务都饿死。你通常会看到NVIC_SetPriority(TIM1_CC_IRQn, 1)之类的配置。注意这里用的是 “CC_IRQn” 还是 “Update” 中断因为定时器在中心对齐模式下比较通道中断CC比更新事件更灵活。ODive 实际上使用了定时器的更新中断或者比较捕获中断取决于版本。这里的核心原则是控制中断必须抢占大多数软件任务但要把 DMA 错误中断、通信紧急中断保住。如果控制中断被长时间阻塞比如被 USB 批量传输中断反复抢占电流环抖动会明显增加电机噪音变大。我在调试时遇到过类似问题最后把控制中断优先级设为最高、SD卡通信和外部 Flash 操作都放到主循环或者低优先级中断里才解决。5. 定时器寄存器的“隐形”联动CCR 更新时机到了这一步8 kHz 时基已经从定时器出发穿过 ADC 和 DMA最终回到电流环输出。但 PWM 占空比更新有一个容易被忽略的时序问题你在中断里修改TIM1-CCR1的值什么时候真正影响 PWM 输出答案是下一个计数周期开始时才能生效还是立即生效取决于OC1PE位。5.1 预装载寄存器的作用在 STM32 高级定时器里CCR 寄存器有一个影子寄存器预装载机制。如果使能了预装载你写TIM1-CCR1 value时这个 value 先进入预装载寄存器要等到下一次更新事件发生时预装载值才会被复制到实际比较寄存器。这个过程叫“预装载使能”。ODive 的 PWM 初始化代码里会将TIM_CCMR1_OC1PE置位同时把TIM_CR1_ARPE也置位。这意味着 ARR 值和 CCR 值都是同步加载的。设计意图是电流环在本次中断过程中计算出来的占空比不立即改变当前 PWM 输出而是等下一个 PWM 周期开始时统一更新。这样整个 PWM 周期占空比恒定不会导致一个周期内前后两段占空比不同而产生直流偏置。5.2 如果关闭预装载会发生什么如果你为了“响应快”把OC1PE关闭写 CCR 会立即生效。如果一个中断里你对同一个通道连续写了两次 CCR就会在一个 PWM 周期内出现前半周期和后半周期不同的输出状态。对称中心 PWM 本来的优势是中间采样点对称一旦这种不对称出现采样点的电流纹波就不再最小电流环的性能反而会劣化。所以这件事真的是“按恒定速率更新控制占空比”比“越快越好”更重要。5.3 时基抖动和 jitter 的来源控制环时基抖动的根源主要有三个。第一中断服务函数本身执行时间不恒定尤其是里面包含了分支语句、浮点运算、甚至条件跳转去跑速度环都会让中断响应之后的“下一次更新事件”到来时刻相对中断请求发生时刻有微小变化。第二如果 ADC 触发和中断触发不在同一个事件上而是由两个不同寄存器位各自产生那它们之间的相对延迟可能受 DMA 优先级影响。第三NVIC 中如果有更高优先级中断恰好同时到达当前控制中断会被延迟执行产生一个不可修复的抖动样本。你在示波器上看到 PWM 频率稳定不代表控制环每次执行的相位都是均匀的这一点要用逻辑分析仪抓 IRQ 引脚才能看到。ODive 固件里会周期性地切换一个 GPIO 作为调试手段你可以把那根 GPIO 接逻辑分析仪直接测出每次控制中断服务函数的起始时间戳。看到锯齿波或者偶尔缺一拍就说明时基有问题。这个检查步骤我在调试自研驱动板时每次都要做比模拟波形可靠得多。6. 实测验证方法怎么证明你的板子跑在 8 kHz代码写完了怎么确认你复现的时基链路真的跑在 8 kHz我建议按下面的顺序逐级验证每步都能定位大概的故障域。6.1 第一步直接测 PWM 引脚频率用示波器探笔点任意一路 PWM 输出比如 PA8在电机不转、占空比 50% 状态下测一下 PWM 的频率。中心对齐模式下你看到的频率就是 8 kHz占空比 50%波形尾部和尾部之间的距离就是 125 微秒。如果这里就不是 8 kHz说明定时器时钟树或者 ARR 计算有问题后面控制环再正确也没有意义。一个常见错误是TIM1 挂在 APB2很多人以为它的时钟一定是 168 MHz但实际上如果 STM32 的RCC-CFGR里 PPRE2 不等于 1那么 TIMx 时钟可能是 APB2 的两倍或一倍必须用正确的方法计算。ODive 的板载时钟配置里APB2 为 84 MHz且定时器时钟倍频为 2所以实际 TIM1CLK 168 MHz。如果你把工程改成自己的时钟树先检查这里。6.2 第二步测 ADC 触发波形或注入中断标志你可以拿一个 GPIO 在 ADC 注入中断里翻转然后在示波器上同时测 PWM 输出和这个 GPIO。两路信号的上升沿间隔应该稳定在 125 微秒并且 ADC 触发点通常在 PWM 载波周期的对称中心也就是 CCR 比较点附近。如果你看到 GPIO 相对 PWM 的位置在漂移说明触发源配置不对ADC 并不是由定时器更新事件触发的而是软件触发或者另一个定时器。6.3 第三步测控制环周期的一致性如果上面两步都正常那么再写一个简单测试在控制中断入口翻转 GPIO持续跑几秒用示波器测量这个 GPIO 的周期。正常情况下周期稳定在 125 微秒抖动小于 1 微秒。如果抖动超过几个微秒大概率是中断里跑的东西时间太长或者 DMA 搬运 ADC 数据的优先级被干扰了。此时优化方向不是去调定时器而是减少中断里的浮点运算或者把一些需要耗时较长的信号处理挪到主循环。我在自己复现 ODive 时遇到过一件很蹊跷的事PWM 频率用示波器量完全正常但电流环一使能就爆响。后来查了半天发现是在中断里误用了HAL_Delay()这种阻塞延时函数导致控制周期被拉长到了原来的三倍。你可以在自己的代码里全局搜一下有没有这类“控制中断内调用阻塞延时”的问题这种低级错误比配置错误更难发现。6.4 时基调整的余量分析最后说一个很多人问的问题8 kHz 是不是越高越好可以更高比如 16 kHz但你的 CPU 预算要足够。每增加一倍频率电流环计算量翻倍ADC 采样次数翻倍DMA 传输压力也翻倍同时死区带来的占空比非线性失真会更大。ODive 默认 8 kHz 是在 F405 上平衡了计算负载、采样精度和开关损耗后的一个合理值。如果你想跑 32 kHz先检查是否每周期时间预算能控制在 31.25 微秒以内。实际电流环计算、ADC 采样读取、编码器读取加起来如果超过 25 微秒那 CPU 基本已经饱和了。以 STM32F405 跑完整整数 FOC 的经验值来看8 kHz 下整个中断服务函数大约占 CPU 的 20% 到 30%剩下还能干通信和状态机。如果你看到自己的占空比输出有可见抖动建议先用 perf counter 测量每个控制周期的实际执行时间确认有没有突发性任务卡在高优先级的控制中断之前。收尾的几点体会这次从定时器时基角度拆 ODive 固件比单纯讲 PID 调参有意思多了。我自己在复现过程中最大的体会是硬件定时器不只是用来生成 PWM 波形它其实是整个实时系统的“心跳源”。ADC 采样、控制中断、占空比更新都挂在同一条时基链上任何一环发生相位漂移最终都会体现为电机噪声或效率下降。你与其去反复调 PI 参数不如先静下心把时基链路测一遍很多奇怪问题会瞬间清晰。如果你也正在折腾自研的 FOC 驱动器我建议你拿到 ODive 源码后不要先急着看车规级电机控制算法而是用一周时间把 TIM1/ TIM8 的初始化、ADC 注入触发、DMA 搬运这三块完整测通。等你能在逻辑分析仪上看到一条完全稳定、相位固定的中断触发波形之后再回头去看current_control的实现你会发现自己对整个固件的理解会上一个台阶。后面有机会我再写一篇 ODive 源码里电流环计算细节的解析到时候我们接着往下聊。