神电测控新品发布神电新型多功能PG-RFSOC-27DR/47DR/67DRsbRIO板卡(内置8路上GS/s AD/DA模块)产品手册合肥神电测控技术有限公司 出品1、支持PCIe总线、Ethernet千兆以太网总线通信的PG-RFSOC-27DR/47DR/67DR sbRIO系列FPGA板卡诞生了后发优势覆盖NI-sbRIO/myRIO/cRIO/USRP等RIO系列FPGA产品兼容LabVIEW My FPGA开发环境。2、通信接口Ethernet千兆以太网实测带宽85MB/sTCP模式和92MB/sUDP模式。3、指标RFSOC芯片内部集成了8路4G/5G并行ADC与8路6.5G并行DAC模块、1路PS端SSD NVME接口、1路TypeC串口JTAGUART二合一、1路RS485、2路CAN、1路USB3.0PS端、1路DP接口、1个2.54mm间距16pin扩展口LVCMOS33、4路LED灯PS端2个/PL端2个、2路按键PL端、1路PCIex8接口、1路PS端千兆网口、2路QSFP光口、1路TF插槽、1颗EMMC。详细参数参考下面。5、超大容量FPGARFSOCARM内核多核Cortex-A53加持RFSOC芯片远超传统纯FPGA更重要的是用户可以使用图形化LabVIEW在RFSOC芯片中自由翱翔实现各种超高速采集、模型、算法、测试、锁相、3C、PID等闭环应用。6、相比于纯FPGA芯片PG-RFSOC-27DR/47DR/67DR sbRIO芯片内置多核ARM处理器直接运行NI LinuxRT实时系统就可以利用LabVIEW单步运行、断点、探针等技术通过Windows或者Linux RT非常方便的观察和更新下位机Linux RT和FPGA VI里面的过程变量(譬如VI前面板上的控件数值或者状态或者程序框图里面感兴趣的变量)与NI公司的在线前面板仿真、调试、运行有异曲同工之妙。更多内容也可以观看PG-RFSOC-27DR/47DR/67DR sbRIO视频演示B站视频链接https://b23.tv/2kBRgVyhttps://b23.tv/Ijb0jeFhttps://b23.tv/KUF2OKBRFSOC27DR/47DR/67DR系列芯片相比于ZYNQ7000系列有哪些优势有些对实时性要求不高的算法和总线通信比如Modbus通信、MQTT、WiFi、TCP、UDP、高斯拟合、多项式拟合、互相关、不限制点数的FFT频谱变换、不限制点数的滤波器、机器学习、Python脚本、甚至AI算法、双精度浮点数计算都可以放在PS端也就是ARM里面跑这样可以极大节省FPGA宝贵的资源而对于实时性要求很高或者需要对某些算法进行加速可以放在PL端也就是FPGA里面跑比如高速ADC采集、DAC输出、快速FFT傅里叶变换、高吞吐率滤波器、高吞吐率锁相环PLL、图像处理、矩阵计算、多线程并行计算等当然了FPGA里面我们也封装好了千兆和万兆TCP和UDP功能。因此有了RFSOC之后我们能做的项目和产品复杂度和灵活性也更高了甚至有一种感觉那就是上手兵器多了都不知道用哪个好了加上RFSOC的PS端可以运行Linux RT系统这个Linux OS又极大的拓展和丰富了用户的想象力可以实现以前纯FPGA不好实现的项目和产品降本增效妙哉了解清楚了RFSOC芯片的架构和开发门槛和开发工作量之后就会发现传统的RFSOC开发之路是多么的困难和痛苦有没有一种软件能同时解决PS和PL以及内部高速AD、DA模块的开发难度大这个痛点呢我想答案是肯定的图形化的LabVIEW无疑是解决这个问题的最佳工具软件毕竟NI的USRP卖的还是非常火的就是因为支持LabVIEW编程让原本难上加难的RFSOC芯片开发变得简单傻瓜化极大的降低了开发门槛和调试工作量。但是NI的USRP价格太贵了市面上基于RFSOC芯片的硬件和板子太多了都是白菜价了所以为了让我们广大爱好者、工程师们、创业者们都能享受到RFSOC芯片带来的福利我们神电测控专门花费了1年时间攻克了历史上最难的RFSOC架构的芯片彻底打通了RFSOC芯片里面的PSARM端跟PLFPGA端之间的各种通信方式和内部8路并行高速ADDA模块的驱动开发另外还有一些低速的Reg寄存器和Memory存储器访问也有高速的AXI DMA FIFO传输互联满足各类应用场景取之不尽用之不竭我们将RFSOC芯片内部PSARM里面运行的Linux RT环境下所需要的KO驱动和SO动态库和PLFPGA端的子VI函数全部封装到了LabVIEW My FPGA RFSOC Pro90工具包向华为致敬里面来了方便用户统一安装使用。有了我们这个My FPGA RFSOC Pro90工具包之后用户就能像开发NI myRIO、sbRIO或者cRIO那样简单的方式来开发市面上任意一款RFSOC板子了包括用户自己做的硬件这样才能最大程度的降低客户的硬件成本。真正让每个客户都能将RFSOC芯片用到自己的项目和产品里面去发挥最大价值。图1神电测控新款PG-RFSOC-27DR/47DR/67DRsbRIO板卡实物图正面图2神电测控新款PG-RFSOC-27DR/47DR/67DRsbRIO板卡实物图前面图3神电测控新款PG-RFSOC-27DR/47DR/67DRsbRIO板卡实物图后面1、性能参数简介图4神电测控新款PG-RFSOC-27DR/47DR/67DRFPGA芯片资源一览表2、PG-RFSOC-27DR/47DR/67DR sbRIO板卡软件项目示例推荐当成类似NI FPGA RIO系列板卡自主开发充分发挥FPGA的优势提醒关于LabVIEW如何开发下位机ZYNQ RFSOC FPGA芯片程序及其原理和开发过程可以参考神电测控编写的《LabVIEWZYNQ RFSOC FPGA Pro90开发宝典》图5PG-RFSOC-27DR/47DR/67DRsbRIO板卡下位机PL端LabVIEW FPGA开发环境VI函数选板图6PG-RFSOC-27DR/47DR/67DRsbRIO板卡下位机PS端LabVIEW Linux RT开发环境函数选板图7PG-RFSOC-27DR/47DR/67DRsbRIO板卡配套的项目案例Demo图8PG-RFSOC-27DR/47DR/67DRsbRIO板卡配套的下位机PL端FPGA VI案例截图图9PG-RFSOC-27DR/47DR/67DRsbRIO芯片PL端IP核资源截图图10PG-RFSOC-27DR/47DR/67DR板卡配套的下位机PS端Linux RT VI案例截图Part1图11PG-RFSOC-27DR/47DR/67DR板卡配套的下位机PS端Linux RT VI案例截图Part23、PG-RFSOC-27DR/47DR/67DR sbRIO板卡部分实验实战演示提醒以下实验包含了RFSOC芯片PL端FPGA VI程序框图与前面板、PS端Linux RT程序框图与前面板以及实验现象展示更多更详细的内容可以参考B站视频教程里面的实战演示。图12实验1-PS端控制PL端LED亮灭PL端FPGA VI程序框图图13实验1-PS端控制PL端LED亮灭PL端FPGA VI前面板图14实验1-PS端控制PL端LED亮灭PS端Linux RT VI程序框图图15实验1-PS端控制PL端LED亮灭PS端Linux RT VI前面板运行效果图16实验1-PS端控制PL端LED亮灭PG-RFSOC板卡上的LED0闪烁图17实验1-PS端控制PL端LED亮灭PG-RFSOC板卡上的LED1受控于PS端VI前面板上的按钮控制图18实验3-直接控制PS端自己的MIO引脚PS端Linux RT VI程序框图图19实验3-直接控制PS端自己的MIO引脚PS端Linux RT VI前面板运行效果图20实验3-直接控制PS端自己的MIO引脚挂在PS端上的MIO6对应的LED灯受控于LinuxRT VI前面板上的按钮图21实验5-读取挂在PL端的按键引脚状态并传给PS端PL端FPGA VI程序框图图22实验5-读取挂在PL端的按键引脚状态并传给PS端PL端FPGA VI前面板图23实验5-PS端读取PL端传递过来的按键状态PS端LinuxRT VI程序框图图24实验5-PS端读取PL端传递的按键状态PS端LinuxRT VI前面板运行效果图25实验5-PS端读取PL端传递过来的按键状态按下PL端SW0和SW1可以点亮PS端Linux RT上的LED指示灯图26实验9.3-PS端与PL端通过DMA通道进行回环PL端FPGA VI程序框图图27实验9.3-PS端与PL端通过DMA通道进行回环PL端FPGA VI前面板图28实验9.3-PS端与PL端通过DMA通道进行回环PS端Linux RT VI程序框图图29实验9.3-PS端与PL端通过DMA通道进行回环PS端Linux RT VI运行效果图30实验9.4-PS端与PL端DMA通信速度测试PL端FPGA VI程序框图图31实验9.4-PS端与PL端DMA通信速度测试PL端FPGA VI前面板图32实验9.4-PS端与PL端DMA通信速度测试PS端Linux RT VI程序框图图33实验9.4-PS端与PL端DMA通信速度测试PS端Linux RT VI前面板运行效果图34实验100-PL端采集ADC数据通过DMA传给PS端PL端FPGA VI程序框图图35实验100-PL端采集ADC数据通过DMA传给PS端PL端FPGA VI前面板图36实验100-PL端采集ADC数据通过DMA传给PS端接入信号发生器图37实验100-PL端采集ADC数据通过DMA传给PS端给定±1V、1MHz、Sine信号图38实验100-PS端通过DMA读取PL端采集的ADC原始信号PS端Linux RT VI程序框图图39实验100-PS端通过DMA读取PL端采集的ADC原始信号PS端Linux RT VI前面板运行效果图40实验100-PL端采集ADC数据通过DMA传给PS端给定±1V、10MHz、Sine信号图41实验100-PS端通过DMA读取PL端采集的ADC原始信号PS端Linux RT VI前面板运行效果正负有点超量程了所以尖峰有畸变图42实验100-PL端采集ADC数据通过DMA传给PS端给定±0.5V、10MHz、Sine正弦信号图43实验100-PS端通过DMA读取PL端采集的ADC原始信号PS端Linux RT VI前面板运行效果采集的波形完美图44实验101.3-PL端接收PS端发来的AWG波形数据并通过内部DAC输出去PL端FPGA VI程序框图图45实验101.3-PL端接收PS端发来的AWG波形数据并通过内部DAC输出去PL端FPGA VI前面板通过内部DAC输出去PL端FPGA VI前面板图46实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PS端Linux RT VI程序框图图47实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PS端Linux RT VI前面板设置频率为1MHz幅度为30000I16图48实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PG-RFSOC实际产生的1MHz正弦波和三角波图49实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PG-RFSOC实际产生的1MHz正弦波和三角波图50实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PS端Linux RT VI前面板设置频率为10MHz幅度为15000I16图51实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PG-RFSOC实际产生的10MHz正弦波和三角波幅度衰减一半图52实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PG-RFSOC实际产生的10MHz正弦波和三角波幅度衰减一半图53实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PS端Linux RT VI前面板设置频率为50MHz幅度为20000I16图54实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PG-RFSOC实际产生的50MHz正弦波和三角波幅度约为满量程三分之二图55实验101.3-PS端将Express VI生成的正弦和三角波信号通过DMA传给PL端PG-RFSOC实际产生的50MHz正弦波和三角波幅度约为满量程三分之二