开头部分以太网PHY到RJ45的PCB走线是我做硬件这些年见过最典型的“看着不难、翻车率却极高”的模块。这段链路短则十几毫米、长不过几厘米却同时牵扯差分阻抗、等长匹配、共模噪声抑制、隔离接地、ESD防护好几摊事。很多工程师画主控部分自信满满一到PHY和RJ45就稀里糊涂——要么全盘照抄参考设计要么靠自己发挥结果板子贴回来网口时通时断百兆只能跑10M或者干脆点不亮你回头去量PHY的MDI波形又觉得哪儿都对就是不知道问题出在哪。这篇内容就是奔着解决这件事来的。我会从PHY到RJ45的整条链路设计思路开始讲把MDI信号完整性、EMC处理、布局布线的实操流程一个个拆开最后附上我调试过程中踩过的一堆坑和排查方法。适合谁看用ESP32、STM32等MCU做以太网方案的软硬件工程师正在画或准备画网口部分的PCB工程师以及已经在量产阶段被网口问题折磨的兄弟们。文章不会堆术语但该有的参数和计算过程一个都不会少。1. 整体设计思路先把PHY到RJ45这条链路想清楚1.1 链路组成MDI到底是什么信号以太网从MAC到物理介质之间有一条完整链路MAC芯片出来的是数字信号比如RGMII、RMII接到PHY芯片的MAC一侧PHY芯片把这些数字码流调制成模拟差分信号从MDI引脚输出经过网络变压器、共模电感这些无源器件最后到RJ45插座的1、2、3、6针脚再通过双绞线传到对端设备的PHY。我们这里讨论的“PHY到RJ45的PCB走线”就是指PHY芯片MDI引脚到RJ45插座之间这一小段。要理解这段走线为什么难画先得搞清楚MDI信号是什么。MDI是差分模拟信号也就是说它不靠绝对电压来传数据而是靠两根线之间的电压差值随时间的变化来承载信息。以太网100Base-TX的传输速率是125MBaud信号上升沿大约在3ns左右1000Base-T更是把速率拉到125MHz基波的12.5倍频对走线的阻抗连续性和回流路径极其敏感。换句话说它已经接近射频信号的范畴了却又和普通射频板一样不能随便铺地、随便打过孔这就让很多习惯画纯数字板的工程师非常难受。我经常用一个比喻给新人讲MDI差分对就像两个人拉着同一根绳子的两端绳子拉紧的程度是信号两个人之间的距离决定了绳子绷紧后的形状。你让它走线的时候两边不对称、中间被人踩了一脚阻抗突变那绳子传到对端手里的时候就疙里疙瘩对方读出来的拉力数据就全是错的。这个“绳子”就是差分对“脚踩”就是过孔、stub、跨分割、线宽变化这些部署。1.2 器件选型要先定带变压器RJ45还是分立式方案PHY到RJ45走线能不能画好很大程度上在器件选型阶段就已经注定了。PHY芯片出来这一段市场上最主流的有两种路径选择。第一种是分立式网络变压器方案PHY芯片先走一小段到单独的网络变压器再从变压器走到单独的RJ45插座第二种是集成式RJ45也叫带变压器RJ45、自带磁性元件的RJ45把变压器、共模电感甚至部分滤波电路都封装进RJ45连接器内部外围元器件极少。这两种方案对PCB Layout的影响差异很大。分立式方案给了你较大的布局自由度但也把变压器摆放、原副边隔离距离、共模电感位置这些变量交到了你手上画不好的概率更高集成式RJ45则把很多EMC相关的无源器件都藏在了内部表面上走线变简单了但你必须仔细读连接器厂家手册搞清楚内部网络映射关系否则一旦接错连排查的余地都没有。我在实际项目中用得比较多的组合是低成本百兆方案用ESP32或STM32F407配LAN8720A然后接HR911105A这种带隔离变压器的集成RJ45外围就几个电阻电容特别省心千兆方案则更倾向于用分立式网络变压器比如HX5188NL之类的差分电感配独立RJ45这样EMC设计能做更精细的处理。你在选择方案之前先想清楚自己是“快速出活型”还是“性能极致型”然后再决定走线策略不要上来就画。1.3 电流型PHY和电压型PHY对变压器接线的不同要求还有一个容易被忽略但非常重要的问题是PHY的变压器驱动方式。PHY芯片的MDI接口分电流型和电压型两种架构它们在网络变压器的中心抽头接法上完全不同。电流型PHY比如早期的大部分TI、Broadcom方案输出阻抗相对较高变压器中心抽头通常需要接一个直流偏置电压常见的是3.3V或者2.5V用来给PHY的模拟前端提供合适的工作点电压型PHY比如一些较新的Marvell器件输出阻抗较低中心抽头一般通过一个电容交流接地即可不再需要直流偏压。画原理图的时候不要只盯着芯片datasheet里的“typical application”那一页还要专门去查“Transformer Selection”和“Center Tap Connection”这两节。我见过有工程师把电流型PHY的中心抽头直接接地结果MDI信号幅度直接被削掉一半网口怎么调都只有link灯闪、ping不通。也有相反的情况——该接地的不接地芯片烫到连RJ45外壳都发温。这些问题在Layout阶段你完全看不出来但等你画完板子贴回来再查返工成本就很高了。所以器件选型和原理图阶段务必把PHY的“体质”搞清楚这决定了你后面走线的接法基础。2. MDI信号完整性的核心细节差分阻抗、等长与回流路径2.1 差分阻抗为什么定在100欧姆以太网双绞线的特性阻抗是100Ω这个数值是IEEE 802.3标准定的。从PHY芯片到RJ45整条链路上所有差分结构的特征阻抗都应该往100Ω靠这样才能保证信号在整个传输路径上不发生严重反射。PCB上的差分阻抗不是靠贴电阻得到的而是靠叠层、线宽、线距和参考平面的组合来“长”出来的。所以做走线之前先要拿到板厂给的叠层结构然后把目标阻抗输进去反推线宽线距。工程上我一般把MDI差分对的目标阻抗控制锁定在100Ω±10%以内高要求的板子锁到±5%。怎么算用阻抗计算器软件把自己板厂的叠层参数介质厚度、介电常数、铜厚填进去然后扫描线宽和线距。举个常见的4层板例子表层到内层参考平面的介质厚度约0.1mm约4mil板材FR4的介电常数约4.2到4.5差分走线线宽5mil、线距8mil时阻抗通常在95Ω到105Ω之间但我必须强调——不同板厂的压合工艺不同这个参数只能用来预估最终还是要让板厂按你的叠层出具阻抗条测试报告。我有一个习惯开板前先发板厂的叠层表给阻抗计算器验证一遍发现有偏离就直接让板厂微调线宽宁可板厂多压一块阻抗条也不要等板子回来再磨。2.2 等长设计差分对内等长和差分对间等长差分信号的关键在于两条线对称所以PCB走线时必须保证差分对内部两条线长度尽量一致官方资料上常见的允许偏差是正负5mil以内严谨一点我会控制在3mil以内。为什么要这么严如果差分对内两条线长度不一致信号在接收端的正负两个相位就会出现偏差部分信号变成共模噪声被耦合到线缆上EMC性能和信号完整性同时受损。另外对于PHY到变压器、变压器到RJ45这两段之间的差分对它们之间也存在等长要求尤其是千兆以太网4对线之间需要做组间等长偏差一般控制在50到100mil以内具体看PHY芯片手册的布线指南。实际操作中等长设计最常用的是蛇形绕线。但这里我有个经验要分享蛇形绕线不是随便绕幅度越大、间距越小差模转共模的风险就越高。我一般把蛇形线的凸起幅度控制在5到8mil蛇形间距不小于3倍线宽宁可多绕几个小弯也不要一个大弯。还有一个容易踩的坑是以为差分对只要等长就行其实更重要的是长度差出现的位置。如果长出的部分集中在靠近PHY芯片的一端你可以通过蛇形绕线把长度差补偿到靠近源端的地方减少对接收端时序的冲击。2.3 回流路径与参考平面完整性差分信号虽然是“两条线自己构成回路”看起来对地平面不敏感但实际上它仍然需要紧贴一个连续的参考平面来形成稳定的回流。如果平面被分割、开槽差分信号的一部分共模成分就会在分割处形成严重的回流中断直接表现为EMI辐射增大和眼图变差。我见过最典型的错误是有人为了散热或者布线方便在RJ45下方直接挖掉一块铜皮结果共模噪声全灌到机壳上去了辐射发射测试超标好几个dB。解决思路很简单MDI走线的每一层下方都要保证同一层和相邻层有完整的地平面。百兆以太网的话至少保证MDI走线下方一整块GND铜皮不被分割千兆则建议直接把整个PHY区域做成一个完整的地岛配合缝合过孔stitching vias将上下地层缝合起来。缝合过孔间距建议不超过最快信号频率对应波长的1/20。对于125MHz的百兆信号波长在FR4里大约1.2米1/20波长约60mm取个工程经验值每隔3到5mm打一个过孔就非常稳了。还有一点差分对两侧不要铺地铜太近否则会把差分阻抗拉低。我一般让差分走线两侧至少3到5倍线宽的范围内不要填充地铜保持干净的空气介质区域。若实在要铺也要离远一点避免铺铜边缘和走线边缘形成意外的耦合电容。3. EMC实战要点防护、隔离与接地是网口稳定性的关键3.1 网络变压器在EMC中的角色很多人以为网络变压器只是隔离直流、传递交流信号其实它还有一个极其重要的功能——隔离共模噪声和抑制浪涌。变压器内部的初级绕组和次级绕组之间没有电气直连只通过磁场耦合传递差模信号所以PHY侧的高频共模噪声无法直接传到线缆侧。配合共模电感整条链路能把涨落很大的共模电流压住保证辐射发射不超标。Layout时网络变压器位置的选择直接决定这些功能能不能发挥出来。我的原则是PHY芯片到变压器这一段走线尽量短控制在200到300mil以内更佳变压器次级到RJ45的走线同样要短。其实更关键的是变压器下方要尽量做“挖空处理”把参考平面断开防止变压器原副边之间的寄生电容把共模噪声耦合过去。集成式RJ45因为变压器藏在连接器内部这个问题会好一些但分立式方案一定要记得在变压器下方留出无铜区域否则你后面过EMC测试会很痛苦。3.2 ESD防护器件怎么摆放才对RJ45是设备对外的插拔端口静电放电ESD和快速瞬变EFT都会从网线直接灌进来。所以MDI线上必须加防护器件常用的有TVS阵列比如PESD1FLEX、SP3012这些。这里走线要点是TVS器件要放在RJ45和网络变压器之间尽可能靠近RJ45插座摆放而且从RJ45到TVS的走线不要走太长TVS的接地引脚要直连到机壳地或者电缆屏蔽地不要和信号地混在一起这样保护电流才能通过最短路径泄放掉而不是窜到后级电路里。我还见过一种错误接法把TVS的地接到PHY的GND上结果打ESD的时候泄放电流直接经过PHY的GND把TCP/IP的通信打死了。正确做法是RJ45外壳和防护器件的地应该接到“屏蔽地/机壳地”这个地和PCB信号地之间通过高压电容常见1nF/2kV的安规电容连接再配合桥接不铺铜的方式隔离。这样在高频噪声时机壳地是孤立的可以让噪声电荷尽快泄放到机壳而不是信号地。3.3 Bob Smith电路和共模电感的配合Board Smith电阻网络江湖人称Bob Smith电路是一组从RJ45的线对上分别连接到地的电阻中间再接一个高压电容到机壳地阻抗设计模拟的是75Ω线缆到地的输入阻抗目的是抑制共模辐射和浪涌形成回路。分立式方案里这个网络一般直接画在RJ45和共模电感之间-实际的PCB走线要注意Bob Smith电阻和电容要靠近RJ45放置阻容连接线要粗一点铺铜连接可靠否则浪涌测试时这几个电阻很容易被击穿短路。共模电感的摆放很讲究。它一般放在网络变压器的次级侧也就是靠近RJ45那一边或者根据PHY芯片的参考设计灵活放。共模电感的走线同样要求差分式对称它自己本身是空心的、对差模几乎无感但共模信号会在磁芯上产生高阻抗从而被反射回去。Layout时要尽量让共模电感两侧的差分线等长且电感下方也不要走其他信号线防止耦合噪声。3.4 电源去耦和PHY芯片的电源平面MDI走线画得再好如果PHY芯片的电源纹波很大信号也会被污染。PHY芯片通常有模拟电源AVDD、数字电源DVDD、IO电源还有一些对噪声敏感的参考电源。Layout时PHY的每个电源引脚旁边都要放0.1μF的高频去耦电容并尽量选0402或0603的小封装电容到电源引脚的走线要短粗过孔直接打回电源平面形成低电感环路。在电源平面方面尽量把PHY的模拟电源和数字电源分区域甚至使用磁珠隔离模拟电源避免数字开关噪声通过电源平面串到MDI模拟前端。我从实际测试中得到的经验是很多网口丢包问题根源不在差分走线而在PHY的电源上。示波器探头点PHY电源引脚测到几十毫伏的高频毛刺很正常但若峰峰值超过100mV建议先解决电源再去调MDI走线否则你改了半天的等长和阻抗误码率纹丝不动那才真的让人头大。4. 实操过程从原理图到PCB落地的完整步骤4.1 引脚定义与网表检查RJ45接口定义看清了再动手正式开始画PCB之前先把RJ45接口的定义核对一遍。常见的百兆RJ45针脚定义是1、2为TX、TX-3、6为RX、RX-4、5和7、8空闲。但注意不同厂家、不同型号的带变压器RJ45内部网络映射顺序可能不同HR911105A和某些国产型号的引出脚顺序就不一样。所以拿到连接器规格书第一件事就是把每个引脚对应的内部连线方向标清楚再和PHY芯片的MDI引脚一对一接起来。我在这个环节吃过一次亏某批次集成RJ45的脚位图和参考设计有出入1/2和3/6内部交叉反了结果板子贴回来对端和本地怎么握手都不成功排查了整整两天最后才发现是RJ45引脚定义问题。所以建议你在画原理图时就把每个RJ45引脚的网络名命名得有意义不要只叫NET1234这种而是直接叫MDI0_P、MDI0_N这种这样网表检查时才能看清相位有没有接反。4.2 布局规划划分功能区和禁布区布局是整个PCB设计中最不能心急的环节。我的习惯是先规划一个“PHY到RJ45模块”的矩形区域放在PCB边缘靠近结构网口的位置然后在这个区域里安排PHY芯片、变压器或集成RJ45、共模电感、TVS、Bob Smith电阻电容等。PHY芯片尽可能靠近主控MCU同时离RJ45不能太远但也不要为了追求短距离把PHY芯片直接塞到RJ45正下方否则差分走线经过芯片下方参考平面会被芯片引脚和焊盘割得稀碎。这里我总结了一个布局优先级一是RJ45和变压器或集成RJ45要贴近结构口优先摆放到板边二是PHY芯片到变压器的MDI差分走线长度要短所以在二者之间留出足够的走线通道而不是塞满电容电阻三是网络变压器的次级到RJ45区域要干净不要有其他时钟线和开关电源走线穿过。MDI信号区域的“禁布区”也很明确禁布高频时钟线、开关电源电感、大电流走线。距离上我一般控制PHY芯片中心到RJ45中心的距离大约在600到1000mil之间约15到25毫米超过这个范围就会考虑加长差分走线和改善眼图的问题了。4.3 差分对走线实操以ESP32LAN8720A为例SP32连接LAN8720A是很多DIY玩家和产品工程师常用的百兆以太网方案它走的是RMII接口PHY芯片是LAN8720A然后RJ45用HR911105A集成式外围极其简单。我在这个组合上做过好几个板子总结出一条相当稳的走线流程分享给正准备动手的人。先把LAN8720A的MDI引脚找到LAN8720A的MDI是TXP、TXN、RXP、RXN四个引脚。从LAN8720A到HR911105A的连接变压器已经内置在RJ45里所以不需要外置网络变压器直接按手册引脚图连线即可。Layout时TXP/TXN走一组差分RXP/RXN走另一组差分两组尽量平行且靠近RJ45插座。阻抗要求仍是100Ω±10%线宽线距根据叠层算普通双层板的话表层到参考平面距离1.6mm板厚不太容易做100Ω差分所以双层板就不要追求精确阻抗了只要走线短、且两侧铺地铜稍远一点即可。四层板则按第2章的计算方法定好线宽线距后再画。具体操作时我把LAN8720A的时钟引脚和MDI引脚分两侧扇出时钟靠近MCU方向MDI走向RJ45方向这样避免时钟信号和模拟差分信号平行走到一起。差分走线在水平方向要避免直角拐弯使用45度角或圆弧过渡。层间换层时要两脚各打一个GND过孔紧贴换层点确保回流顺畅。4.4 参数设置和过孔选择在PCB设计工具里差分对规则我可以直接设成min/max line width以及min/max line gap然后检查工具会在布线过程中自动报警。举例如果叠层计算出来线宽5mil、线距8mil能到100Ω我就把差分对的target gap设为8mil实际走线时尽量保持gap均匀不要一会儿6mil一会儿10mil。gap突变会导致局部阻抗跳变对信号完整性的影响不比线宽变化小。过孔的选择也有讲究。MDI差分对如果必须换层过孔尽量用小尺寸比如10/20mil内径10mil外径20mil或更小因为过孔本身会产生约几十fF的寄生电容和寄生电感过孔反焊盘还要做“掏空处理”背钻、antipad加大让过孔的阻抗接近100Ω减少阻抗不连续。另外两个差分过孔要尽量对称间距与差分对线距保持一致两孔的孔轴尽量成一条线不要错开太远。能用同一层走完就不要换层这一点在MDI链路里尤其重要。5. 常见问题与排查技巧实录5.1 常见问题速查表从link不亮到百兆变十兆我把这些年网口调试遇到的典型问题整理成一个速查表虽然不是万能的但起码能帮你快速缩小排查范围。你画完板子、贴片回来如果网口不亮、丢包、或者速率不对先别急着动烙铁改走线对号入座看看是不是下面几类原因。现象最可能原因排查手段两个设备完全不linkPHY的MDI差分线接反或RJ45引脚定义看错核对原理图网表检查RJ45规格书引脚映射只有10M无法协商到100M差分阻抗偏差太大或者其中一对线等长严重失控量阻抗条测试报告用TDR或示波器看眼图ping通但丢包率高PHY电源纹波太大或MDI走线离干扰源太近示波器看电源纹波频谱仪扫MDI区域辐射EMC辐射超标变压器下方没挖空共模电感位置不对机壳地隔离没做好逐一检查防护器件位置和参考平面完整性雷击或ESD打挂TVS接地接到了信号地泄放路径过长重新规划机壳地与信号地隔离TVS地靠近RJ45外壳5.2 针对高频排查从数字域到模拟域的思维切换调试以太网最容易陷入的误区是只盯着数字逻辑判断觉得PHY寄存器配置对了、MAC的RX/TX都正常就说明链路没问题。实际上PHY到RJ45这一段的模拟性能是设备实际传输质量的底线。有一次我一个朋友做交换机项目PHY的link状态灯正常但打流跑100M只能跑50多M他换了CPU、换了PHY芯片、重刷固件都没解决。最后我用长网线接上后发现他板子上的RJ45网口有轻微发热再一测MDI差分线对地的共模电压发现双向几百毫伏的偏置原来是PHY与带变压器RJ45之间中心抽头的偏置电阻没接对PHY一侧的直流通路变了导致信号幅度不对。所以排查这类问题光靠数字域的“通不通”是不够的必须回到模拟域看波形。有条件的话用示波器差分探头测MDI差分线对之间的波形看幅度是否在IEEE 802.3规定的模板内没有差分探头也可以用普通探头接地夹测量对地波形至少能看出有无严重畸变。配合软件的Eye Diagram眼图功能可以看到过冲、抖动、上升沿是否异常这对判断走线质量和器件选型是否合适非常有帮助。5.3 调试中总结的“降噪三板斧”如果你已经画完板子、调完功能但EMC预测试不过或者量产良率不高我有三板斧可以应急但不是最终解决方案第一板斧是把共模电感挪到更靠近网口的位置有些时候只移1到2毫米共模抑制效果就能差出近10dB第二板斧是在MDI差分对上方增加一块屏蔽铜皮用一小片GND铜皮罩住MDI走线区域再打满缝合过孔很多时候能把辐射压下来第三板斧是给RJ45外壳加屏蔽夹和接地弹片让连接器金属外壳和机壳地紧密连接减少共模电流通过网线跑出去。这三招在紧急情况下很管用但我还是要说一句治本的做法依旧是布局规划时先把隔离地、参考平面、走线阻抗这些底层事情做对否则后期靠“贴铜皮、挪器件”去救代价很大。我在实际项目里有一块板子为了过EMC测试硬是改了三次版才把RJ45附近的接地和参考平面彻底理顺每次改版都是时间和成本的教训。5.4 量产层面的检测与筛选建议如果你做的是量产产品网口部分除了设计好还得在产线上有办法筛出不良品。我合作的工厂一般不会对每块板子做完整的以太网眼图测试因为成本太高。常见的做法是在ICT测试在线测试阶段量测MDI差分对之间的直流阻抗和绝缘电阻筛出明显开路短路功能测试阶段用一台标准测试仪打流测试要求每块板子跑满速率并校验通过。有一个容易被忽略的细节网口的焊接质量对信号完整性影响很大。集成RJ45内部引脚焊点、变压器引脚与PCB焊盘的虚焊都会造成百兆网速不稳定或高低温后失效。所以产线上的波峰焊温度和炉温曲线都要专门关注网络变压器这类大热容器件的位置。如果你发现某批次不良率偏高先让产线用X-Ray检查RJ45和变压器引脚焊点往往能发现冷焊或桥连。6. 几个容易忽视的“隐形坑”从PCB叠层到结构地6.1 多层板的叠层顺序选择和阻抗控制差异叠层顺序对MDI走线的最终性能影响很大。最常见的4层板叠层是SignaI-GND-Power-Signal表层走MDI、第二层做完整参考地。这样差分信号的回流路径非常清晰阻抗也容易控制。如果项目是6层或8层板我建议MDI这层尽量走在表层或紧贴一个完整地平面的内层不要走两个不同电源平面之间。很多大板子工程师喜欢把信号都压到内层去省出表层放器件但MDI内层走线一旦参考平面被电源平面切成两半阻抗和回流就惨不忍睹。所以在定叠层的时候就要跟板厂明确网口区域必须有连续的地参考层如果布线层是L3或L4那一侧相邻的L2或L5必须是完整GND而不是电源层。这个要求在正规PCB设计规范里经常被写进约束文件我自己也会在发板前特别检查一遍叠层是“信号-地-电源-信号”还是“地-信号-信号-电源”后者除非有很成熟的经验否则不建议MDI信号层紧贴地不完整。6.2 机壳地、屏蔽地与信号地的“一刀两断”以太网接口的接地方式业界最常见的是“机壳地分割”法。也就是RJ45外壳、网络变压器次级侧的屏蔽地、TVS的地全部接入一个独立的“机壳地”区域这个区域和PCB主信号地通过高压电容如1nF/2kV或者磁珠跨接但绝不能直接大面积导通。这样设计的目的是让网线上的共模噪声、静电泄放电流都只在机壳地内部流动不干扰数字电路的信号地。实操时在PCB上我通常会把RJ45和变压器下方的一块区域全部规划为机壳地然后机壳地周围打上一圈缝合过孔连接到结构件上的金属外壳。信号地到机壳地的跨接点最好靠近变压器下方或RJ45附近选一个或最多两个点通过电容连接。很多人在这一步贪方便直接整块铺地连接结果机壳地上的噪声全跑到信号地去了EMC测试屡测屡挂。有时改回隔离设计一次就过。6.3 载板结构对RJ45布局的影响不能只看PCB最后说一个很多PCB工程师不管、但整机EMC测试时经常反咬一口的问题RJ45在结构件上的安装位置和接口开槽。如果结构模具让RJ45距离金属外壳的边缘太近或者开孔太大网口对外辐射就会变大。这类结构问题在Layout阶段不容易发现但我建议在PCB布局时留出机械结构安装空间并确认RJ45外壳金属弹片和机壳有良好的导电接触。不要留悬空的金属弹片否则它就像一个天线把MDI线上的共模电流辐射出去。我自己做车载以太网和工业交换机项目时结构评审和PCB评审是同一时间做的机壳地、开槽尺寸、弹片接触点都是逐项确认。这个过程听起来繁琐但比起后面反复打样验证省下的时间和成本是实打实的。最终一句话硬件板卡的稳定性和可用性七分靠原理图和芯片选型三分靠Layout而这三分里PHY到RJ45的走线能占一小半。7. 收尾经验不要怕返工每一次踩坑都是预算我做了这么多年硬件画过上百块带网口的板子说实话PHY到RJ45这一小段走线几乎每次新项目都会发现新的细节问题。早期我也过不以为然觉得参考设计摆在那里照着画总不会错。但现实是每个项目的叠层不一样、结构不一样、PHY芯片不一样甚至连RJ45买到的批次不一样都会产生差异。与其把希望寄托在“照抄”上不如真的把差分阻抗、参考平面、隔离接地这几个基础逻辑吃透然后针对自己的板子逐项验证。回头看我在这段走线上投入的时间最大的回报不是某一个项目画得多漂亮而是踩了一遍坑之后后续的板子一次比一次顺利。现在每到一个新项目我画完初版Layout都会自己先做一遍“MDI自查”阻抗算没算准等长卡没卡到5mil内下方参考平面有没有被切断RJ45外壳地和信号地有没有做隔离防护器件有没有靠近接口电源去耦够不够密。把这些检查过一遍再送评审或发板心是稳的。如果你也正在被网口问题折磨我的建议是别急着换芯片、改软件先冷静把你的PCB从PHY到RJ45捋一遍。哪怕只是把参考平面补完整、把等长重新走一遍都有可能把问题解决掉。希望这篇内容能让大家少走弯路早日摆脱“网口不通愁白头”的日子。