本文为“智芯溯源”论文阅读系列持续关注 FPGA、RTL、EDA 与 AI Agent 交叉方向中真正值得读、值得复现的工作。#FPGA #Verilog #RTL #LLM #AIAgent #EDA #DAC2025 #智芯溯源最近读到 DAC 2025 的PyraNet我觉得它抓住了一个很现实的问题Verilog 数据不是越多越好。开源代码里既有规范实现也有依赖缺失、风格一般甚至质量较差的样本如果一股脑等权训练模型很容易把“坏习惯”一起学进去。论文信息论文PyraNet: A Multi-Layered Hierarchical Dataset for Verilog作者Bardia Nadimi, Ghali Omar Boutaib, Hao Zheng会议62nd ACM/IEEE Design Automation ConferenceDAC 2025原文arXiv:2412.06947DOI10.1109/DAC63849.2025.11133406开源数据集PyraNet-Verilog图片来自原文它解决什么问题PyraNet 的核心判断很直接RTL 训练数据不仅要“多”还要知道哪些更值得学。作者从 GitHub 与 GPT-4o-mini 生成样本中整理数据经过空文件过滤、模块检查、Jaccard 去重和 Icarus Verilog 语法检查最终得到692,238条样本。随后按照代码质量划成六层并标注 Basic、Intermediate、Advanced、Expert 四种复杂度。图片来自原文方法为什么有效这篇工作的三个环节是扣在一起的质量分层把不同质量的数据显式区分而不是混成一个训练集。Loss Weighting六层权重从1.0 逐步降到 0.1让高质量代码对参数更新影响更大。Curriculum Learning每一层都按照 Basic→Intermediate→Advanced→Expert 的顺序训练让模型逐步学习复杂 RTL。也就是说PyraNet 不只是“清洗数据”而是在回答不同质量、不同难度的 Verilog应该以什么顺序、什么力度进入训练。图片来自原文图片来自原文实验有没有撑住作者在 CodeLlama-7B/13B 和 DeepSeek-Coder-7B 上使用 VerilogEval 测试。以 DeepSeek-Coder-7B 为例完整 PyraNet 方法在 Verilog-Machine 上达到77.6/84.6/89.5 的 pass1/5/10Verilog-Human 为58.3/62.8/67.9。论文报告相对基础模型最高提升32.6对 RTLCoder 最高提升16.7。我更喜欢它的“反向实验”作者故意打乱代码、描述和质量排名再训练 CodeLlama-7BHuman pass1 从正确数据的44.2跌到21.1。这个结果很直观——数据标签和组织方式本身就是模型能力的一部分。图片来自原文图片来自原文我得到的启发如果我们继续做 FPGA/RTL Agent这篇论文的价值不只在“拿数据微调”。更值得借鉴的是未来 Agent 产生的大量 RTL、编译结果、仿真反馈、修复历史也可以按质量、难度、错误类型和验证结果分层积累。数据不应该只是日志而应该逐渐变成可训练、可筛选、可复用的工程资产。参考资料Nadimi, B., Boutaib, G. O., Zheng, H.PyraNet: A Multi-Layered Hierarchical Dataset for Verilog. Proceedings of the 62nd ACM/IEEE Design Automation Conference (DAC), 2025, pp. 1–7. DOI: 10.1109/DAC63849.2025.11133406. AI 写 Verilog，真正缺的可能不是更大的模型：PyraNet 把 69 万条数据“分层训练” | DAC 2025论文精读
本文为“智芯溯源”论文阅读系列持续关注 FPGA、RTL、EDA 与 AI Agent 交叉方向中真正值得读、值得复现的工作。#FPGA #Verilog #RTL #LLM #AIAgent #EDA #DAC2025 #智芯溯源最近读到 DAC 2025 的PyraNet我觉得它抓住了一个很现实的问题Verilog 数据不是越多越好。开源代码里既有规范实现也有依赖缺失、风格一般甚至质量较差的样本如果一股脑等权训练模型很容易把“坏习惯”一起学进去。论文信息论文PyraNet: A Multi-Layered Hierarchical Dataset for Verilog作者Bardia Nadimi, Ghali Omar Boutaib, Hao Zheng会议62nd ACM/IEEE Design Automation ConferenceDAC 2025原文arXiv:2412.06947DOI10.1109/DAC63849.2025.11133406开源数据集PyraNet-Verilog图片来自原文它解决什么问题PyraNet 的核心判断很直接RTL 训练数据不仅要“多”还要知道哪些更值得学。作者从 GitHub 与 GPT-4o-mini 生成样本中整理数据经过空文件过滤、模块检查、Jaccard 去重和 Icarus Verilog 语法检查最终得到692,238条样本。随后按照代码质量划成六层并标注 Basic、Intermediate、Advanced、Expert 四种复杂度。图片来自原文方法为什么有效这篇工作的三个环节是扣在一起的质量分层把不同质量的数据显式区分而不是混成一个训练集。Loss Weighting六层权重从1.0 逐步降到 0.1让高质量代码对参数更新影响更大。Curriculum Learning每一层都按照 Basic→Intermediate→Advanced→Expert 的顺序训练让模型逐步学习复杂 RTL。也就是说PyraNet 不只是“清洗数据”而是在回答不同质量、不同难度的 Verilog应该以什么顺序、什么力度进入训练。图片来自原文图片来自原文实验有没有撑住作者在 CodeLlama-7B/13B 和 DeepSeek-Coder-7B 上使用 VerilogEval 测试。以 DeepSeek-Coder-7B 为例完整 PyraNet 方法在 Verilog-Machine 上达到77.6/84.6/89.5 的 pass1/5/10Verilog-Human 为58.3/62.8/67.9。论文报告相对基础模型最高提升32.6对 RTLCoder 最高提升16.7。我更喜欢它的“反向实验”作者故意打乱代码、描述和质量排名再训练 CodeLlama-7BHuman pass1 从正确数据的44.2跌到21.1。这个结果很直观——数据标签和组织方式本身就是模型能力的一部分。图片来自原文图片来自原文我得到的启发如果我们继续做 FPGA/RTL Agent这篇论文的价值不只在“拿数据微调”。更值得借鉴的是未来 Agent 产生的大量 RTL、编译结果、仿真反馈、修复历史也可以按质量、难度、错误类型和验证结果分层积累。数据不应该只是日志而应该逐渐变成可训练、可筛选、可复用的工程资产。参考资料Nadimi, B., Boutaib, G. O., Zheng, H.PyraNet: A Multi-Layered Hierarchical Dataset for Verilog. Proceedings of the 62nd ACM/IEEE Design Automation Conference (DAC), 2025, pp. 1–7. DOI: 10.1109/DAC63849.2025.11133406. RELATED READING
延伸阅读
更多一线实战笔记与深度复盘，助您持续精进
函数用法讲解)
