电源踩坑日记——LLC 谐振变换器原理与应用总结
3. 第一个坑：E类逆变电路的“日子差”拉开，才是真正理解谐振的前提
讲讲我的入坑经历吧。前几年接了一个某充电模块的迭代项目，老架构用的是硬开关移相全桥，效率做到94%就到头了，满载温升压不住，客户那边天天催着改。那时候刚接触LLC，以为就是个“换了个拓扑”的事儿，把变压器的漏感调大、加上谐振电容就能完事。结果上了台架，重载直接炸管。
所以说，LLC这玩意儿，表面上是把MOSFET的ZVS（零电压开关）和二极管侧的ZCS（零电流关断）当成卖点，但真要把它吃透，还是得先弄明白它跟普通PWM变换器到底差在哪。
PWM变换器靠占空比控制能量传递，本质是“斩波”，开关管在硬开关状态下工作，开关损耗直接和频率成正比；LLC靠频率控制增益，开关管工作在准谐振状态，理想情况下电流过零之后才切换，电压和电流错开，开关损耗趋近于零。这背后的物理本质是：LC网络的固有谐振频率被频率调制利用了起来，让能量通过谐振腔的“弹簧-质量块”系统来回传递，而不是被硬生生斩断。
我记得当时调试的第一块板子，频率设定在100kHz附近，谐振电容选的470nF，变压器匝比10:1，用的是某厂商的F款MOSFET。空载和半载都还像模像样，一旦加到70%负载，原边电流波形直接变成一堆毛刺，驱动波形看着都正常，但管子温度直线往上蹿。那时候我才意识到一个问题——光把谐振参数凑出来不等于会设计LLC，你得先理解这个系统是“怎么喘气的”。
LLC谐振腔里有两个谐振频率：一个是Lr和Cr的串联谐振频率fr（通常叫第一谐振频率），另一个是Lr+Lm与Cr的并联谐振频率fm（第二谐振频率）。工作频率落在哪个区间，决定了变换器处在容性区还是感性区，而容性区就是炸管的根源之一——开关管在电流超前电压的情况下开通，体二极管反向恢复电流叠加，直接造成管子瞬间过流。
很多教程喜欢拿增益曲线来解释这玩意儿，但说实话，光看增益曲线还是太抽象。心里要有个画面：原边管子开合的频率和LC“晃荡”的节奏是不是合拍。频率高的时候，谐振腔还没来得及完成一个周期就被下一波能量推进去了，增益变小；频率低的时候，每个周期里能量堆积得更久，增益变大。这就是“频率调节电压”的本质。
我建议所有刚接触LLC的工程师，先在仿真里把工作频率从fm到fr再往上拉，扫一遍原边电流波形，看它什么时候从正弦变成畸变，什么时候体二极管开始提前导通，什么时候ZVS彻底丢。这一步没搞明白，后面谈什么布局、驱动、增益匹配都是空中楼阁。
LLC的设计本质，其实是给谐振腔设定一个“呼吸的节奏”，然后让开关频率跟着负载变化去配合它。这个“呼吸”包括三个阶段：轻载时频率很高，谐振腔内能量少，增益低；中载时频率靠近fr，电流波形几乎是纯正弦，效率最高；重载时频率下降到fr以下，靠近fm，变压器励磁电感开始参与谐振，能量传输方式发生变化，增益上限拉高。
这套逻辑听上去不复杂，但真正落地的时候，一个个坑全是实操里踩出来的。
4. 从原理到选型：关键元件参数是怎么一步步定下来的
4.1 谐振参数的“粗调”到“细调”流程
先说说我目前常用的一套设计流程，基本是从某参考设计上演变来的，但在实际项目里迭代过好几轮：
- 确定系统规格：输入电压范围（比如400V直流母线）、输出电压、最大输出电流、目标效率（95%以上）、工作频率范围。
- 选择变压器匝比n，原则是让变换器在谐振频率fr附近满载工作，此时增益为1，效率最优。一般按下式初步估算： n = (Vin_nom/2) / (Vo + Vf)，其中Vf为输出二极管压降（同步整流时取导通压降）。
- 算出最大增益和最小增益需求，结合增益曲线查所需的最大最小归一化频率。
- 选择Lr与Cr的比值k = Lr/Lm。k越大（Lm越小），增益曲线越平坦，调节范围窄；k越小（Lm越大），调节范围宽，但Lm太大导致励磁电流小，不利于ZVS。工程上k一般在0.15~0.25之间。
- 由fr和k值解出Lr、Cr、Lm：
- Cr = 1 / (2π·fr·Rac·Q)，Rac为等效交流电阻，Q为品质因数
- Lr = 1 / (4π²·fr²·Cr)
- Lm = Lr / k
这里我特别提醒一句：fr到底选在什么位置，直接影响轻载效率。如果你的产品要求轻载待机功耗很低，那fr不建议选太高，否则频率上限会拉得很高，驱动损耗和磁性元件损耗都上来了。
4.2 变压器的漏感：是参数，不是缺陷
我见过很多新手拿到变压器规格书，看到漏感就觉得是“做得不好”的体现，恨不得把它压到零。但在LLC里，漏感就是谐振电感的一部分——也就是说，变压器本身就是谐振腔的参与者。
这意味着变压器的绕制工艺直接决定了谐振电感的精度。我当时在某项目上用的PQ4040磁芯，初级绕了28匝，次级中心抽头绕了4+4匝，原边用三层绝缘线，副边用铜箔，刻意控制初次级耦合度来“造”出想要的漏感。实测漏感11.2μH，跟设计值11.5μH差3%以内，算是很好的一致性了。
想做谐振变换器，我强烈建议你跟变压器厂商提前说清楚“漏感按谐振电感管控”，让厂商把漏感公差控制在±5%以内，并且附上漏感测试频率和测试方法。很多厂商默认给你标一个“参考值”，实际批次之间飘得没边儿，第一批能跑，第二批重载就满载掉压，排查到后面就是漏感偏了。
如果因为骨架和绕法限制，漏感做不够，那就在原边串独立谐振电感。注意独立谐振电感的位置：尽量靠近变压器原边引脚，避免PCB走线过长引入额外寄生电感，干扰谐振腔特性。
4.3 MOSFET和死区时间的协同设计
LLC对死区时间的要求其实比硬开关拓扑苛刻得多。死区太短，管子还没完成充放电就开通了，ZVS丢失；死区太长，励磁电流方向翻转，原边电流过零之后体二极管在反向恢复状态下被强制关断，一样可能炸管子。
死区时间的估算公式是： t_dead ≥ (2·Coss·Vin_max) / I_mag_peak
其中Coss是MOSFET输出电容，I_mag_peak是励磁电流峰值。励磁电流峰值约等于Vin/(4·Lm·fr)，所以如果Lm选大了，I_mag_peak变小，ZVS反而更难实现。这里有个典型的“看起来矛盾”的点：Lm大，励磁损耗小，但ZVS条件变差；Lm小，ZVS好，但励磁电流带来的循环损耗变大。实测下来，把k取在0.18~0.2附近，兼顾两端，效率曲线最平坦。
死区时间的最终确认不能只靠估算。我一般先在满载、最高输入电压条件下用示波器看桥臂中点的Vds波形，看死区期间是否出现“平台”——平台就说明体二极管已经导通，ZVS实现得漂亮；如果波形硬邦邦地直接翻身，说明死区不够或励磁电流不够，再调整其中一个参数。
5. 踩坑实录：负载跳变导致的频率失控值得一聊
5.1 现象：输出过冲、环路啸叫、炸同步整流管
某次做一款某通信电源，满载28.5V/12A输出，动态响应要求是50%负载阶跃时输出过冲小于±3%，恢复时间小于2ms。调试时发现一个问题：输出从6A瞬间跳到12A，环路把工作频率往下拉，结果频率一下子跌到了低于fm的区域。
控制IC会直接锁在最低频率，但问题是它无法识别“现在工作在容性区”这个状态，占空比虽然还是50%，但输出却开始震荡，环路在频率和电压之间形成了一个正反馈回路。表现出来就是输出电压先是一个大上冲，然后进入一个约2kHz的等幅振荡——那声音跟啸叫没区别，听起来就像板子在哭。
当时分析波形之后发现，同步整流管的栅极波形出现明显的“反激”尖峰，体二极管反向恢复电流完全乱套。后来查IC厂商的资料，发现这颗IC的频率钳位下限做的是“硬限幅”，没有加“容性区检测”逻辑。解决办法不是改IC，而是把最低工作频率抬高到fm的1.1倍，同时把环路带宽降一点——动态响应慢那么一丢丢，但不会扎进容性区。
5.2 为什么很多人调环路会翻车
LLC的控制环路跟普通电压模式PWM不一样的地方在于，它的被控对象（频率→输出电压）不是线性的。增益曲线在高频段是单调递减的，但在接近fm处有极值，过了fm之后增益开始下降。如果你把环路增益调得太高，动态响应速度快，但频率一旦被拉到非单调区域，控制方向就反了——输出电压降低时环路提升增益，但频率已经到极限，增益反而下降，输出继续跌，那整个环路就等于开环直通。
我的做法是先用网络分析仪实测小信号增益曲线，把穿越频率定在2-4kHz，相位余量大于60度，再在时域里做负载阶跃验证。LLC的环路设计宁可保守，不要激进，它不像Buck那样“猛灌反馈”就能解决问题。
5.3 轻载下的频率上限问题
空载时LLC为了维持输出，工作频率会拉到很高。但PCB布局里的寄生电容和驱动电路的共源电感会导致高频下的波形畸变，效率在轻载时会掉得非常难看。
某次测一个适配器，输入230V，输出5V/0.5A待机，工作频率已经跑到420kHz。频率高之后，同步整流驱动芯片的驱动损耗占比非常大，环形磁芯在这么高频率下损耗也急剧恶化。后来给IC加了一个轻载降频功能，进入打嗝模式（burst mode），待机功耗从0.8W降到了0.2W以下，通过了能效标准。
这里提醒一句：LLC做轻载，别硬扛高频，要让控制IC进入间歇工作状态，哪怕间歇周期不规则都没关系，只要输出纹波在允许范围内就行。这也跟芯片选型有关，工程上我都会优先选带“轻载burst/frequency foldback”功能的PWM控制器。
6. 调试台上的那些“波形玄学”：一次详细的排查过程复盘
6.1 开场：满载效率正常，半载却出现轻微异响
说一个最近在客户现场遇到的问题。某项目用的是某半桥LLC控制IC，满载效率实测96.1%，热像仪扫下来板面温度分布也均匀。但客户反馈，产品在半载（约40%负载）时会出现“滋滋”的声响，听起来像是变压器发出来的，又像是MLCC在发颤。
一开始怀疑是变压器浸漆不良导致磁芯振动。换了两家变压器厂的样品，都还是有声音。后来又怀疑是陶瓷电容啸叫，把输出电容从MLCC换成了聚合物电容，声音确实小了，但还没完全消失。
最后还是回到示波器上看原边电流波形才发现问题：半载状态下，工作频率并没有落在fr附近，而是正好落在了一个“二次谐振”的区间——负载变轻，频率升高，但谐振腔在某个特定频率附近产生了一个次谐波振荡，波形看起来像是正弦波底下叠了一个低频包络。这个包络的频率正好落在音频范围（约5kHz），变压器和电容都在这个频率上激励起了振动。
6.2 追踪次谐波振荡的根因
次谐波振荡在LLC里最常见的原因有两个：一个是死区时间设置得不合适导致半个周期内能量不平衡，另一个是环路带宽与环境温度变化导致控制参数漂移，系统进入了分岔状态。
排查方法上，我建议按这几步走：
- 先接电流探头看原边谐振电流波形，确认是否存在低频包络调制。
- 把环路断开，开环扫频，观察不同频率下波形是否干净。
- 调整死区时间（加减20ns）看包络是否变化，如果变化明显，说明死区和励磁电流匹配不佳。
- 再测输入电压从小到大的波形变化，排除母线电压纹波的影响。
- 最后做温度测试，确认低温和高温下振荡频率是否移动。
在这个项目中，问题出在死区时间设置上。这颗IC用电阻设定死区，我把死区从250ns调到了180ns之后，次谐波包络彻底消失，异响也随之没了。原因在于：原用的250ns死区时间，在负载变轻时励磁电流比较小，死区内体二极管导通时间变短，导致开关管的ZVS实现不彻底，半个周期内的充电电荷和另一个半周期不相等，累积出一个低频分量。
6.3 实用的示波器抓取技巧
调试LLC，示波器探头一定要用好。我通常用差分探头测桥臂中点电压（半桥中点对地），用电流探头测原边谐振电流，两路信号同时触发放大观察死区期间的小片段。关键要看三个点：
- 开关管开通瞬间，Vds是否已经降到0（ZVS判定）
- 谐振电流波形在死区期间是否出现“平移”现象（电流在体二极管里续流的标志）
- 体二极管反向恢复电流的峰值大小（可用dt/di估算）
说个我自己摸索出来的技巧：原边谐振电流并不好测，因为谐振腔内电流幅度大，探头夹上去需要很小心地保证不引入额外电感。更实用的方法是测半桥中点的电压波形，再用RC积分还原电流，虽然不精确，但观察“有没有次谐波包络”这种相对特征足够用了。
7. 实战设计案例：一个300W LLC从参数计算到温升测试
7.1 规格书简化和设计目标
用个300W适配器的例子讲完整设计流程。规格如下：
- 输入：三相PFC母线，正常工作范围390~410V（DC）
- 输出：24V/12.5A
- 目标效率：满载96%（230V输入时），带同步整流
- 工作频率范围：80kHz~250kHz
- 尺寸限制：变压器高度不超过25mm
按前面的流程，先选fr=100kHz，匝比n=(400/2)/(24+0.5)≈8.16，取整8。
等效交流电阻Rac = (8×n²×Vo) / (π²×Io) = (8×64×24)/(π²×12.5) ≈ 99.5Ω（这个公式推导自基波分析法FHA，有兴趣可以查一下）。
取Q=0.4、k=0.2，算得： Cr = 1/(2π×100k×99.5×0.4) ≈ 40nF Lr = 1/(4π²×(100k)²×40nF) ≈ 63μH Lm = Lr/0.2 = 315μH
7.2 变压器与谐振电感的具体实现
变压器用PQ3230磁芯，材质选低损耗PC95等级（或同等国产），匝比8:1，初级24匝，次级3+3匝（全波整流）。原边用0.1mm×60股的利兹线，副边用0.2mm铜箔。
漏感目标63μH，实测在58~67μH之间波动，勉强可用，不用外置谐振电感。
谐振电容用MMKP82聚丙烯薄膜电容，耐压等级选630V，考虑直流偏压下的容值衰减，选择了3个15nF并联，实际等效容值约41nF，误差在可接受范围。
同步整流用自驱方案，直接取自变压器副边绕组电压驱动，但在轻载时自驱波形变差，所以还是推荐控制IC的同步整流逻辑输出驱动，尤其轻载burst模式时差异很大。
7.3 实测数据
整机在满载12.5A下实测数据如下：
- 效率：96.3%（400V输入时）
- 温升：变压器磁芯最高温度91°C（环境25°C），谐振电容表面温度73°C
- 原边MOSFET（两枚并联）最高结温推算约92°C
- 输出纹波：42mVpp（20MHz带宽限制）
- 负载阶跃（50%↔100%）：过冲380mV，恢复时间1.4ms
有个小问题：同步整流管在低压大电流工况下散热压力较大，封装为PDFN56，PCB底部做了一个大面积铺铜过孔散热阵列之后，温度从117°C降到了89°C。
另外还做了输入电压从300V到450V的扫频测试，满载效率曲线在390~410V区间内保持平坦，偏离最优工作点不多；但在300V输入时增益需求增大，频率掉到接近fm，效率降到93.8%。如果不做宽压输入，可以把PFC母线电压的波动范围压缩，避免这一段尴尬区间。
8. 布局、散热与EMI：LLC设计里最容易被忽略的三个细节
8.1 谐振腔的环路面积
LLC的谐振腔（半桥中点→谐振电容→变压器原边→半桥下管）是一个高频大电流环路，环路面积越小，辐射噪声越低。我自己习惯把谐振电容贴着变压器原边引脚放，电感靠着电容，PCB走线尽量在中间层走，顶层底层都是GND铺铜，把高频环路“夹”在中间。
有一个很典型的对比：把谐振电容挪开3cm之后，传导骚扰在150kHz~1MHz频段直接超标8dB。挪回去之后余量就到6dB了。板上那点铜皮，对几百kHz的谐波来说，就是最好的屏蔽层。
8.2 控制芯片的GND与功率GND
LLC控制IC的小信号地必须单独走线回母地。很多次我排查“间歇性频率不稳”“环路发疯”这类问题，最后都发现是控制IC的GND引脚离功率地太远，地弹噪声直接灌进反馈引脚。正确做法是：
- 控制IC的GND单独一条线，走星型接地到母地
- 采样电阻的地和反馈分压电阻的地各走各的，不要在功率地附近汇聚
- 环路补偿引脚尽量远离开关节点，不要平行走线
这个问题在LLC里比在Buck里严重，因为LLC的开关频率可变，噪声频谱是宽的，更容易和反馈信号发生混叠。
8.3 散热设计：效率再高也得留余量
96%效率在300W下意味着还有12W损耗，这12W集中在MOSFET、变压器、同步整流管三个地方。我见过不少板子满载跑到100°C还在跑，表面上看没问题，但一年半载后性能漂移很常见。
我的做法是：整机温升测试按最大负载+5%来跑，热像仪扫一遍找热点，再对着热点做局部风道优化。变压器和气隙的涡流损耗在高频下很奇怪，一度以为磁芯饱和，后来发现是气隙附近的边缘磁通在铜箔里打出涡流，发热集中在绕组两端。解决方式是让气隙远离绕组或采用分段气隙磁芯，边缘磁通分摊到多个气隙上，热点的温度能低十来度。
9. 量产后的“偶发失效”是设计问题还是工艺问题？我的一点判断标准
LLC还有一个并不少见的坑：单台样机怎么跑都稳定，但一批板子到客户端之后，偶尔出现几台满载掉压或直接保护。排查这种问题，我的经验是优先看以下三个变量：
- 谐振电容的实际容值偏差。薄膜电容容差通常±5%，但高温老化后容值变化不一致。如果控制IC的最低频率保护是靠定时器而不是频率直接检测，容值偏差会直接改变谐振点对应的实际功率传输能力。
- 变压器漏感的一致性。按前面说的，要求厂商按±5%管控，否则批量就会飘。
- 同步整流驱动的驱动时序。不同批次IC或不同温度下的驱动延迟差异，可能导致同步整流提前关断或滞后关断，产生负电流流过体二极管，管子应力增大。
判断方法是做一个“批量抽样+边界扫温”实验：拿5台整机，把环境温度推到60°C，输入电压拉到规格上限，满载持续跑2小时，再拉负载阶跃1000次。如果这段时间内任何一台出现输出电压跌落超过200mV或频率异常，先把谐振电容、漏感、同步整流驱动时序这三样测一遍，通常能定位到根因。
10. 最后再补充几句
写这篇东西的时候，我脑子里过了好几轮自己踩过的坑。从一个觉得“LLC就是改改参数”的新手，到现在能够在设计初期就把增益、频率、容性区边界、轻载策略都盘算清楚，走的弯路不少。现在的习惯是每块LLC板子到手，先不急着测效率，先花一下午时间把波形看透——ZVS有没有，死区够不够，频率有没有自己不该区的乱跑，这三关过了再谈别的。
LLC不是万能拓扑，但它确实在高效中大功率DC-DC这条路上占据了核心位置。无论你是做通信电源、充电桩模块、适配器还是光伏逆变器，只要碰到隔离型高效率需求，LLC大概率跑不掉。把这套系统吃透了，再去看其他谐振变换器（比如LCC、CLLC），会顺利很多，因为它们内核是相通的：让开关管在电压电流错开的节奏里工作，减少硬开关的痛苦，剩下的一切优化都以此为前提展开。
真踩到坑的时候，也不用慌，示波器是你的眼睛，电压电流波形就是系统的语言。顺着波形里的每一个异常去问“为什么”，答案通常比想象中更接近表面。做电源这行，十个设计九个是靠现场调试调出来的经验，LLC尤其如此。
