1. 从一个“看起来简单”的滤波电路说起

滤波电路这四个字，几乎每个搞硬件的人都听过，但真正把它吃透的人并不多。我见过太多项目，原理图上一堆电容电阻堆在电源入口或者信号链前端，问设计者为什么选这个值，回答往往是“参考别人的”或者“经验值”。结果一到EMC测试或者小信号采集场景，噪声压不下去，信号又被削掉一截，回头改板子改到怀疑人生。

这篇笔记的核心，是把滤波电路和实际电感线圈下的并联谐振这两件事放在一起讲清楚。为什么放一起？因为只要你用到了LC滤波，就一定绕不开谐振；而只要你用的是真实电感，就一定绕不开寄生参数对谐振点的影响。理想电感和实际电感之间的差距，往往就是“仿真通过、实测翻车”的根源。

内容会覆盖RC滤波器的原理与参数计算、LC并联谐振的数学本质、实际电感线圈的等效模型、品质因数对滤波特性的影响，以及电流采样电路输入滤波、光耦输入端滤波保护、EMI滤波电路这几个典型场景的落地方法。适合正在做电源、信号采集、隔离电路设计的硬件工程师，也适合刚学完电路基础、想把理论往实战推一步的学生。看完你至少能做到：拿到一个滤波需求，知道该选RC还是LC，知道电感该怎么挑，知道谐振点会跑偏到哪里去。

2. 滤波电路的整体设计思路与选型逻辑

2.1 滤波的本质：不是“去掉”噪声，而是“分配”阻抗

很多人对滤波的理解停留在“电容通高频、阻低频”这种口诀层面。这个说法没错，但它只描述了电容本身的阻抗特性，没有解释滤波电路为什么能工作。滤波的本质，是在特定频率上制造阻抗失配，让噪声能量流向它该去的地方，而不是流进你的敏感电路。

打个比方，滤波电路就像小区门口的保安。保安本身不“消灭”闲杂人员，他只是决定谁能进、谁不能进。电容对高频呈现低阻抗，相当于给高频噪声开了一条通往地的“快速通道”；电感对高频呈现高阻抗，相当于在信号路径上设了一道“关卡”。两者配合，就能把噪声引导到地或者挡在门外。

理解这一点非常关键，因为它决定了你选RC还是LC。RC滤波靠的是电阻分压加电容旁路，结构简单、成本低、没有谐振风险，但电阻本身会消耗信号能量，带载能力差。LC滤波靠的是电感的阻抗随频率上升，理论上不消耗直流能量，适合大电流场合，但电感和寄生电容会形成谐振，处理不好反而制造噪声。

2.2 RC还是LC：一张表看清适用边界

选型这件事，我习惯先看三个维度：电流大小、噪声频率范围、对谐振的容忍度。下面这张表是我自己总结的快速判断依据。

这张表不是绝对的。比如有些小电流场合也会用LC，目的是获得更陡的衰减斜率；有些大电流场合也会用RC，因为对噪声要求不高且想省成本。但作为第一判断，它足够用。

2.3 截止频率不是唯一指标，衰减斜率同样重要

新手最容易犯的错，是只盯着截止频率。比如需要滤掉1MHz以上的噪声，就选个截止频率100kHz的RC，觉得“十倍频程应该够了”。但RC是一阶滤波，衰减斜率只有-20dB/十倍频程。从100kHz到1MHz是一个十倍频程，衰减20dB，也就是噪声幅度降到原来的十分之一。如果原始噪声是1V，滤完还有100mV，可能根本不达标。

LC滤波如果是二阶的，衰减斜率是-40dB/十倍频程，同样条件下噪声降到10mV。这就是为什么开关电源输出、EMI滤波这些场合更倾向用LC。但二阶带来的问题是谐振峰，在截止频率附近增益可能大于1，噪声不但没被衰减，反而被放大了。所以LC滤波的设计核心，其实是“把谐振峰压下去”。

提示：选滤波拓扑之前，先明确你需要多少衰减量。用“噪声幅度÷目标幅度”取对数再乘20，就是需要的dB数，再除以拓扑的斜率，就能反推需要几个极点。

3. RC滤波电路的原理与参数计算实操

3.1 RC低通滤波的传递函数与-3dB点

RC低通滤波是最基础的滤波电路，一个电阻串在信号路径上，一个电容从信号路径接到地。它的传递函数是：

H(s) = 1 / (1 + sRC)

令s = jω，得到幅频特性：

|H(jω)| = 1 / √(1 + (ωRC)²)

当ωRC = 1时，|H| = 1/√2 ≈ 0.707，也就是-3dB点。对应的频率就是截止频率：

fc = 1 / (2πRC)

这个公式大家都熟，但实际用的时候有个坑：截止频率处的相位已经偏移了45度。如果你的信号本身对相位敏感，比如电流采样电路里的相位补偿，这个45度可能会影响控制环路的稳定性。我做过一个电流采样电路，RC截止频率设得太低，采样信号相位滞后，导致电流环振荡，后来把截止频率提高了一个数量级才稳住。

3.2 参数选择：先定电阻还是先定电容

这个问题没有标准答案，但有一个实用原则：先看电容的可用档位，再反推电阻。原因是电容的容值档位比电阻的阻值档位稀疏得多，尤其是小容值范围，E12系列可能只有1nF、1.5nF、2.2nF、3.3nF、4.7nF这几个选择。电阻从1k到100k几乎可以任意取值。

举个例子，需要一个截止频率10kHz的RC滤波。如果先选电容1nF，算出来R = 1/(2π×10k×1n) ≈ 15.9kΩ，取标准值15kΩ或16kΩ都行。如果先选电阻10kΩ，算出来C = 1/(2π×10k×10k) ≈ 1.59nF，标准值只有1.5nF，截止频率变成10.6kHz，偏差6%。虽然也能接受，但不如先定电容来得精确。

另一个原则是电阻不能太大。电阻越大，热噪声越大，而且后级电路的输入阻抗如果不够高，会形成分压，导致实际截止频率偏移。一般建议RC滤波的电阻不超过100kΩ，除非你的信号源阻抗极低且后级输入阻抗极高。

3.3 电流采样电路输入滤波的RC设计实例

电流采样电路是RC滤波的典型应用。采样电阻上的电压信号往往叠加了开关噪声，需要在进入运放或ADC之前滤掉。但这里的RC设计有几个特殊考虑。

第一，采样电阻的阻值通常很小（毫欧级），所以信号源阻抗很低，RC滤波的电阻可以适当取大一些，不会造成明显分压。第二，采样信号需要快速响应电流变化，截止频率不能太低，否则动态性能变差。第三，电容不能太大，否则采样电阻给电容充电的时间常数会影响建立时间。

我实际做过的一个电机电流采样电路，采样电阻10mΩ，信号幅度最大50mV，开关噪声频率约100kHz。设计目标是把100kHz噪声衰减20dB以上，同时保持10kHz以内的信号不衰减。

计算过程：需要20dB衰减，RC是一阶，-20dB/十倍频程，所以截止频率设为10kHz，100kHz处正好衰减20dB。选电容1nF，R = 1/(2π×10k×1n) ≈ 15.9kΩ，取15kΩ。实际截止频率10.6kHz，100kHz处衰减约19.5dB，基本达标。

但实测发现，运放输入端还有残留噪声。原因是电容的等效串联电感（ESL）在高频时呈现阻抗，旁路效果变差。后来在电容旁边并联了一个100pF的小电容，专门对付高频段，问题解决。这个经验告诉我，单颗电容的滤波带宽是有限的，宽频滤波需要大小电容并联。

3.4 光耦输入端滤波保护电路的特殊处理

光耦输入端滤波和普通RC滤波有个本质区别：光耦的输入端是一个发光二极管，它的正向压降约1.2V，而且是非线性器件。这意味着你不能简单地把RC滤波直接接在光耦两端，否则电容放电时会反向冲击LED。

典型的做法是在光耦输入端并联一个反向保护二极管，再串一个限流电阻，然后在限流电阻后面加RC滤波。但更常见的做法是利用光耦自身的输入电容和限流电阻形成天然的低通滤波，再额外并联一个小电容来加强高频抑制。

这里有个容易忽略的点：光耦的输入电容通常在几十pF量级，和限流电阻形成的截止频率可能在几百kHz到几MHz，对低频噪声几乎没有抑制作用。如果应用场景有工频干扰或者低频纹波，需要额外加大电容。但电容加大后，光耦的开关速度会变慢，因为电容充放电需要时间。这是一个典型的“滤波效果”和“响应速度”的权衡。

我的经验是：光耦输入滤波的电容一般不超过100nF，限流电阻在1k到10k之间。如果速度要求高，电容取1nF到10nF；如果速度要求低但抗干扰要求高，可以取100nF。具体值需要根据光耦的传输延迟和信号频率来定。

4. 实际电感线圈下的并联谐振深度解析

4.1 理想电感与并联谐振的数学本质

LC并联谐振电路，理想情况下是一个电感L和一个电容C并联。它的阻抗是：

Z = (jωL × 1/jωC) / (jωL + 1/jωC)

化简后：

Z = jωL / (1 - ω²LC)

当ω²LC = 1时，分母为零，阻抗趋于无穷大。这个频率就是谐振频率：

f0 = 1 / (2π√(LC))

在谐振频率处，电感和电容的电流大小相等、方向相反，互相抵消，所以从外部看电流为零，阻抗无穷大。这就是并联谐振“阻流”特性的来源。在滤波电路里，利用这个特性可以把特定频率的噪声“堵住”，不让它通过。

但理想模型只在教科书里成立。实际电感线圈有直流电阻（DCR）、匝间电容、磁芯损耗，这些都会让谐振特性发生偏移。

4.2 实际电感线圈的等效模型：DCR、寄生电容与磁芯损耗

一个真实的电感线圈，等效电路至少包含四个元件：理想电感L、直流电阻Rdc、寄生电容Cp、以及代表磁芯损耗的并联电阻Rp。其中对谐振影响最大的是寄生电容Cp。

寄生电容从哪来？匝与匝之间、层与层之间、绕组与磁芯之间，都存在电位差，也就存在电容。这个电容和电感本身构成一个并联谐振回路，谐振频率是：

fself = 1 / (2π√(L×Cp))

这个频率叫电感的自谐振频率（SRF）。在SRF以下，电感表现为感性；在SRF以上，电感表现为容性，完全失去滤波作用。所以选电感时，SRF必须远高于你要滤除的噪声频率，一般建议至少高3到5倍。

DCR的影响则体现在低频段。它不会改变谐振频率，但会降低谐振时的阻抗峰值。理想情况下谐振阻抗无穷大，实际情况下谐振阻抗约等于：

Zp ≈ (ω0L)² / Rdc = L / (Cp × Rdc)

这个公式说明，DCR越大，谐振阻抗越低，滤波效果越差。所以大电流场合用的电感，DCR要尽量小，否则谐振峰不够高，噪声还是会漏过去。

4.3 品质因数Q对滤波特性的决定性影响

品质因数Q是衡量谐振回路“尖锐程度”的参数。对于并联谐振：

Q = Rdc / (ω0L) = ω0L / Rdc

注意这里用的是并联谐振的Q定义，和串联谐振的Q是倒数关系。Q值越高，谐振峰越尖锐，阻抗越大，但带宽越窄。Q值越低，谐振峰越平缓，带宽越宽，但峰值阻抗越低。

在滤波应用里，Q值的选择很微妙。如果Q太高，谐振点附近噪声被放大，而且对元件参数漂移极其敏感，温度变化或者磁芯饱和都会让谐振频率跑偏。如果Q太低，滤波效果不明显，和RC滤波差不多，那还不如直接用RC省钱。

我的经验是：滤波用的LC并联谐振，Q值控制在0.7到2之间比较合适。Q=0.7对应巴特沃斯响应，最平坦；Q=2对应轻微峰值，但衰减斜率更陡。超过2就要小心了，谐振峰可能带来意外噪声放大。

4.4 谐振频率偏移的实测案例与补偿思路

我做过一个EMI滤波电路，设计时用理想电感计算谐振频率为150kHz，目标是滤掉开关电源的150kHz基波噪声。仿真结果很漂亮，衰减40dB。但实测发现，谐振点跑到了120kHz，150kHz处的衰减只有25dB，不达标。

排查过程：用阻抗分析仪测电感的实际参数，发现标称1mH的电感，实际电感量在150kHz下只有0.85mH，因为磁芯材料的磁导率随频率下降。同时寄生电容约50pF，自谐振频率约770kHz，虽然远高于150kHz，但寄生电容的存在让等效并联电容变大，谐振频率降低。

补偿思路有两个：一是换用高频特性更好的磁芯材料，比如铁粉芯或者空心电感，但成本上升；二是调整并联电容值，把谐振频率重新拉回150kHz。我选择了后者，把电容从1μF减小到0.68μF，实测谐振点回到148kHz，150kHz处衰减达到38dB，满足要求。

这个案例说明，实际电感的电感量是频率的函数，不能拿1kHz下的标称值去算高频谐振。选电感时一定要看它的频率特性曲线，或者直接实测。

5. 滤波电路实操过程与核心环节实现

5.1 从需求到原理图：一个EMI滤波电路的完整设计流程

假设我们需要设计一个DC-DC电源输入端的EMI滤波电路，输入电压12V，最大电流2A，开关频率500kHz，需要把500kHz及其谐波噪声衰减30dB以上。

第一步，确定拓扑。单级LC滤波在500kHz处衰减约-40dB/十倍频程，如果截止频率设为50kHz，500kHz是一个十倍频程，衰减40dB，满足30dB要求。但考虑到实际电感的寄生参数，留余量，截止频率设为30kHz。

第二步，计算LC值。f0 = 1/(2π√(LC)) = 30kHz。先选电容，因为电容档位多。选10μF，算得L = 1/((2π×30k)²×10μ) ≈ 2.8μH。取标准值3.3μH。

第三步，选电感。3.3μH、2A额定电流的电感，DCR要小，SRF要高。查手册，选一颗铁粉芯电感，DCR约20mΩ，SRF约50MHz，远高于500kHz，没问题。

第四步，算Q值。Q = ω0L/Rdc = 2π×30k×3.3μ/0.02 ≈ 31。这个Q太高了，谐振峰会非常尖锐，可能放大30kHz附近的噪声。需要降Q。

第五步，降Q。在电感两端并联一个电阻Rp，或者串联一个电阻。并联电阻更常用，因为不增加直流损耗。Rp的取值让Q降到1左右：Rp = Q×ω0L = 1×2π×30k×3.3μ ≈ 0.62Ω。这个电阻值太小，会消耗大量交流能量，但直流不消耗。实际取1Ω，Q约1.6，可以接受。

第六步，加阻尼电容。在电感两端再并联一个小电容，进一步压低谐振峰。最终原理图：输入电容10μF，电感3.3μH并联1Ω电阻，输出电容10μF。

实测结果：500kHz处衰减35dB，30kHz处无明显峰值，满足要求。

5.2 电感选型的三个硬指标：额定电流、DCR、自谐振频率

电感选型不是只看电感量。下面三个指标如果忽略任何一个，都可能翻车。

额定电流：包括饱和电流和温升电流。饱和电流是电感量下降10%或20%时的电流，温升电流是温度上升40度时的电流。实际工作电流不能超过两者中较小的那个。我见过一个案例，电感额定电流2A，实际工作电流1.5A，但峰值电流到了2.5A，电感饱和，电感量骤降，滤波失效，噪声直接串到后级。

DCR：直流电阻，决定通流时的压降和损耗。大电流场合DCR要尽量小，否则压降可能影响后级电路工作。比如2A电流下，DCR=100mΩ，压降0.2V，对于3.3V电源来说就是6%的偏差，不能接受。

自谐振频率：必须远高于噪声频率。一般建议SRF至少是噪声频率的3倍。如果噪声频率接近SRF，电感呈现容性，滤波效果完全反转。

5.3 并联谐振点的实测方法与仪器配置

测并联谐振点，最直接的方法是用阻抗分析仪扫频，看阻抗峰值对应的频率。但阻抗分析仪不是每个人都有，替代方案是用信号发生器和示波器。

具体操作：信号发生器输出正弦波，串一个已知电阻Rser（比如1kΩ）后接到LC并联回路，用示波器测LC两端的电压。改变频率，找到电压最大点，就是谐振点。因为谐振时阻抗最大，分压最多。

注意Rser要远大于LC的谐振阻抗，否则Q值被拉低，峰值不明显。但Rser太大，信号幅度又太小，信噪比差。一般Rser取谐振阻抗的5到10倍比较合适。

实测时还要注意探头电容的影响。示波器探头通常有10pF到15pF的输入电容，这个电容并联到LC回路上，会改变谐振频率。如果LC的电容本身只有几十pF，探头电容的影响就不可忽略。解决办法是用低电容探头，或者把探头接在Rser两端而不是LC两端，通过计算反推。

5.4 从仿真到实测：偏差来源与修正策略

仿真和实测有偏差是常态，关键是要知道偏差从哪来。常见的偏差来源有四个：

第一，电感量的频率依赖性。仿真用的电感量是常数，实际电感量随频率变化。修正方法是把仿真频率设为实际工作频率，用电感在该频率下的实际值。

第二，寄生电容。仿真模型可能没有寄生电容，实际电感有。修正方法是手动在电感两端并联一个估计的寄生电容，或者用厂商提供的SPICE模型。

第三，PCB走线电感。高频下，PCB走线本身就是电感，可能和滤波电感串联或并联，改变谐振特性。修正方法是缩短走线，或者把走线电感纳入仿真。

第四，元件容差。电容通常有5%到10%的容差，电感有10%到20%的容差。谐振频率和√(LC)成反比，所以谐振频率的偏差大约是元件偏差的一半。如果电容和电感偏差方向相反，谐振频率偏差可能达到15%。修正方法是选用高精度元件，或者设计时留足够的频率余量。

6. 常见问题与排查技巧实录

6.1 滤波后噪声反而变大：谐振峰放大的排查

这是LC滤波最经典的问题。现象是加了LC滤波后，某个频率的噪声不但没减小，反而比不加滤波时更大。原因就是谐振峰。

排查步骤：先用频谱仪或者示波器FFT功能，找到噪声变大的频率。然后计算LC的谐振频率，看是否吻合。如果吻合，就是谐振峰问题。

解决方法有三种：降低Q值、偏移谐振频率、增加阻尼。降低Q值可以在电感两端并联电阻，但会消耗能量。偏移谐振频率可以调整电容值，把谐振点移到噪声频率之外。增加阻尼可以串联一个RC网络，这是最专业的做法，但成本最高。

我一般先用并联电阻法，简单有效。电阻值取谐振阻抗的1到3倍，实测调整。

6.2 电容不起作用：ESL与高频旁路失效的解决

电容的等效串联电感ESL在高频时呈现阻抗，让电容失去旁路作用。一个0402封装的1nF电容，ESL约0.5nH，自谐振频率约7MHz。在7MHz以上，电容呈现感性，旁路效果急剧下降。

解决方法是大电容和小电容并联。大电容负责低频，小电容负责高频。但并联时要注意，两个电容之间可能形成新的谐振，需要选择容值相差100倍以上，并且布局上小电容尽量靠近噪声源。

提示：电容的自谐振频率和容值成反比，和ESL成反比。容值越小，ESL越小，自谐振频率越高。所以高频滤波要用小容值、小封装的电容。

6.3 电感发热严重：饱和与DCR损耗的区分

电感发热有两个原因：磁芯饱和和DCR损耗。区分方法很简单：测电流波形。如果电流波形出现尖顶或者畸变，说明磁芯饱和；如果电流波形正常但电感温度高，说明DCR损耗大。

磁芯饱和的解决方法是换大尺寸磁芯或者高饱和磁通密度的材料。DCR损耗的解决方法是换粗线径或者低DCR的电感。但两者往往矛盾：大尺寸磁芯DCR可能更大，粗线径电感体积更大。需要根据实际约束权衡。

我遇到过一个案例，电感发热到100度，以为是饱和，换了更大磁芯还是热。后来测DCR，发现DCR高达500mΩ，2A电流下损耗2W，纯粹是电阻发热。换成DCR=50mΩ的电感，温度降到50度。

6.4 常见问题速查表

6.5 几个只有踩过坑才知道的实操心得

第一个心得：电感的标称电感量是在特定频率下测的，通常是1kHz或者100kHz。如果你用在500kHz，实际电感量可能只有标称值的70%到80%。选电感时一定要看频率特性曲线，或者直接找厂商要SPICE模型。

第二个心得：并联谐振的阻尼电阻，不要用普通厚膜电阻，要用高频特性好的薄膜电阻或者金属膜电阻。厚膜电阻内部有螺旋结构，本身就有电感，在高频下可能和LC回路发生意外谐振。

第三个心得：PCB布局对滤波效果的影响，可能比元件选型还大。输入电容和输出电容的地回路要尽量短，最好直接连到同一个地平面。如果地回路长，走线电感会串入滤波回路，谐振频率和Q值都会变。

第四个心得：测试滤波效果时，不要只看示波器的峰峰值，要看频谱。峰峰值可能因为相位抵消而变小，但噪声能量还在。频谱才能真实反映各频率分量的衰减情况。

第五个心得：温度对磁芯电感量的影响不可忽略。铁氧体磁芯在温度升高时磁导率下降，电感量可能下降20%以上。如果电感靠近发热元件，谐振频率会随温度漂移。设计时要留足够的频率余量，或者选用温度稳定性好的磁芯材料。

7. 滤波电路的扩展方向与个人体会

滤波电路往深了做，可以延伸到有源滤波、开关电容滤波、数字滤波。但有源滤波需要运放，带宽和功耗受限；开关电容滤波有时钟馈通问题；数字滤波需要ADC和处理器，成本和延迟都上去了。对于大多数硬件场景，无源RC和LC滤波仍然是性价比最高的选择。

我个人在实际操作中的体会是：滤波电路的设计，七分靠计算，三分靠实测。计算能给你一个起点，但实际电感的寄生参数、PCB的布局寄生、元件的容差，都会让实际特性偏离计算值。所以不要迷信仿真，也不要迷信公式，一定要留测试点，一定要实测。

另外，滤波不是万能的。如果噪声源本身就很强，滤波只是治标。更好的做法是从源头减少噪声，比如优化开关电源的布局、降低di/dt和dv/dt、增加缓冲电路。滤波是最后一道防线，不是第一道。

最后分享一个小技巧：如果你手头没有阻抗分析仪，可以用一个信号发生器和示波器快速估测电感的自谐振频率。方法很简单，信号发生器输出方波，通过一个电阻接到电感上，用示波器看电感两端的波形。在自谐振频率处，波形会出现明显的振铃，振铃频率就是自谐振频率。这个方法精度不高，但足够判断电感能不能用在高频场合。