1. 从一个“翻车”案例说起：为什么滤波和并联谐振值得单独拎出来讲
刚入行那会儿，我做过一个特别典型的“想当然”设计。当时在做一个传感器信号调理板，前级运放输出端接了一个LC低通滤波，想着把高频噪声压下去就完事了。电感选了个标称100μH的插件绕线电感，电容配了颗10μF的MLCC，算下来截止频率大概5kHz左右，理论上挺美。结果板子一上电，输出波形在某个频段直接鼓起来一个大包，噪声不但没滤掉，反而在特定频率上被放大了好几倍。后来拿网络分析仪一扫，问题清清楚楚——LC在某个频率上发生了并联谐振，阻抗冲到很高，那个频点的干扰不但没被旁路，反而被“顶”了回来。
这个坑让我意识到一件事：滤波电路和并联谐振，从来不是两个独立的知识点，而是一枚硬币的两面。你设计滤波器的时候，电感的寄生电容、电容的等效串联电感，这些非理想参数会在某个频率上悄悄制造出一个谐振点。如果你只按理想公式算，板子大概率会给你“惊喜”。
这篇笔记就是围绕这个核心矛盾展开的。我会从滤波电路的基本分类讲起，把RC、LC、π型、T型这些常见拓扑的适用场景和选型逻辑捋一遍，然后重点拆解实际电感线圈下的并联谐振——包括电感寄生电容怎么来的、品质因数怎么影响谐振特性、以及在实际电路中怎么规避或利用这个谐振点。内容偏向工程实操，适合已经学过基础电路、正在做硬件设计或者准备电赛的读者。如果你还在纠结“电容通交流隔直流”这种层面，建议先把基础补一补再来看，不然容易看得云里雾里。
整篇笔记会涉及大量参数计算和实测经验，我会尽量把“为什么这么选”讲透，而不是甩一堆公式让你自己悟。毕竟硬件这行，公式是骨架，经验才是血肉。
2. 滤波电路到底在滤什么：从需求反推拓扑选型
2.1 滤波的本质是“频率选择性的阻抗匹配”
很多人一上来就背“RC低通、LC高通”，但没想过一个根本问题：滤波电路的本质是什么？我的理解是，它是在特定频率范围内，通过无源或有源器件的阻抗特性，对信号路径和回流路径进行重新分配。说人话就是：让有用的频率顺利通过，让没用的频率要么被旁路到地，要么被阻挡在负载之外。
以最常见的RC低通滤波器为例。信号从输入端经过电阻R到达输出端，电容C从输出端接到地。对于低频信号，电容的容抗 ( X_C = \frac{1}{2\pi fC} ) 很大，相当于开路，信号几乎无衰减地传到输出；对于高频信号，容抗很小，相当于短路到地，信号被旁路掉。截止频率 ( f_c = \frac{1}{2\pi RC} )，这个公式大家都熟，但关键在于：截止频率处的衰减只有-3dB，也就是幅度降到70.7%。如果你需要更陡的滚降，单级RC的一阶特性（-20dB/十倍频）根本不够看，这时候就得上多级或者换LC。
LC滤波器的优势在于二阶特性，滚降是-40dB/十倍频。但代价是引入了电感，而电感是个“有脾气”的器件——它有直流电阻（DCR）、有寄生电容、有磁芯损耗，还会辐射磁场。所以选LC还是RC，本质上是在滤波性能和电路复杂度/成本/可靠性之间做权衡。
2.2 RC、LC、π型、T型：一张表看清适用边界
我把常见无源滤波拓扑的适用场景整理成了一张表，方便你快速对照：
| 拓扑类型 | 典型结构 | 滚降特性 | 适用场景 | 主要坑点 |
|---|---|---|---|---|
| RC低通 | R串联，C对地 | -20dB/十倍频 | 小信号、低电流、成本敏感 | 电阻压降大，负载效应明显 |
| LC低通 | L串联，C对地 | -40dB/十倍频 | 电源滤波、大电流 | 并联谐振峰，电感DCR损耗 |
| π型（C-L-C） | 电容-电感-电容 | -60dB/十倍频 | 开关电源输出、EMI滤波 | 谐振点更多，参数匹配要求高 |
| T型（L-C-L） | 电感-电容-电感 | -60dB/十倍频 | 高频信号路径 | 插损大，对电感一致性要求高 |
| RC有源 | 运放+RC网络 | 可做高阶 | 精密信号调理 | 运放带宽限制，噪声引入 |
这张表里最值得说的是π型滤波。它在EMI滤波电路里几乎是标配，因为开关电源的噪声既有差模成分又有共模成分，π型结构对两者都有不错的抑制。但很多人忽略了一点：π型滤波的两个电容和中间的电感，会形成两个谐振点——一个是L与输出侧电容的并联谐振，一个是L与输入侧电容的串联谐振。如果这两个谐振点落在噪声频段内，滤波效果会大打折扣，甚至适得其反。
注意：选拓扑之前先明确噪声源的频谱特性。用示波器FFT功能或者频谱仪扫一下，知道噪声集中在哪个频段，再决定用几阶、什么类型的滤波器。盲目上π型不一定比单级RC效果好。
2.3 电流采样电路里的滤波：别把信号也滤没了
热搜词里有个“电流采样电路输入滤波”，这个场景特别典型。电流采样通常是在采样电阻两端取一个很小的差分电压，这个信号幅度可能只有几十毫伏，而且往往叠加了开关噪声。很多人第一反应是加RC低通，但这里有个致命细节：RC滤波的电阻会与采样电路输入阻抗形成分压，直接吃掉信号幅度。
我见过一个设计，采样电阻100mΩ，电流10A时压降1V，本来信噪比还行。结果工程师在采样电阻两端各串了100Ω电阻再并100nF电容做滤波，截止频率算下来大概8kHz，看起来没问题。但实际工作时，后级ADC的输入阻抗只有10kΩ左右，100Ω串联电阻加上ADC输入阻抗，分压比虽然不大，但两个100Ω电阻的失配直接导致共模抑制比恶化，采样精度从1%掉到了5%以上。
正确的做法是：用差分RC滤波，但电阻值要小（通常10Ω以内），电容用差分电容+共模电容组合。如果信号带宽允许，还可以用磁珠代替电阻，磁珠在低频时阻抗很低，对信号幅度影响小，高频时阻抗急剧上升，滤波效果更好。但磁珠同样有寄生电容，选型时要看它的自谐振频率是否远高于噪声频段。
3. 实际电感线圈的“真面目”：寄生参数与并联谐振的诞生
3.1 理想电感 vs 实际电感：一张等效电路图说清楚
教科书上的电感就是一个L，但实际电感线圈的等效电路要复杂得多。一个真实的电感，至少包含以下几个寄生元素：
- 电感L：标称电感量，由线圈匝数和磁芯决定。
- 直流电阻DCR：线圈导线的电阻，决定了电感的通流能力和损耗。
- 寄生电容Cp：匝间电容、层间电容、绕组与磁芯之间的电容的总和。这个电容是并联在电感两端的。
- 磁芯损耗Rm：磁芯材料的涡流损耗和磁滞损耗，等效为一个与L并联的电阻。
把这几个元素画出来，就是一个L与Cp并联，再与DCR串联，然后与Rm并联的结构。其中Cp是导致并联谐振的元凶。在低频时，Cp的容抗很大，可以忽略，电感表现为感性；随着频率升高，Cp的容抗逐渐减小，当频率达到某个点时，L的感抗与Cp的容抗大小相等、方向相反，整个结构呈现纯电阻性，阻抗达到最大值——这就是并联谐振。
谐振频率的公式是：
[ f_p = \frac{1}{2\pi\sqrt{L C_p}} ]
注意这里的Cp通常只有几皮法到几十皮法。举个例子，一个100μH的绕线电感，如果Cp是10pF，那么：
[ f_p = \frac{1}{2\pi\sqrt{100 \times 10^{-6} \times 10 \times 10^{-12}}} \approx 5.03 \text{MHz} ]
也就是说，这个电感在5MHz以上就不再是“电感”了，而是变成了一个电容。如果你用这个电感做滤波，而噪声频段正好在5MHz附近，那滤波效果会完全崩掉。
3.2 品质因数Q：并联谐振的“尖锐程度”由它决定
并联谐振发生时，阻抗达到峰值，这个峰有多高、有多尖，取决于品质因数Q。对于并联谐振电路：
[ Q = R_p \sqrt{\frac{C_p}{L}} = \frac{R_p}{\omega_p L} ]
其中 ( R_p ) 是并联等效电阻，主要来自磁芯损耗和绕组交流电阻。Q值越高，谐振峰越尖锐，阻抗越大；Q值越低，谐振峰越平缓，但谐振频率附近的相位变化依然存在。
在实际电感中，Q值通常在几十到几百之间。比如一个用于电源滤波的功率电感，Q值可能只有20-30，谐振峰比较钝；而一个用于射频的绕线电感，Q值可以做到100以上，谐振峰非常尖锐。这意味着：高Q电感在谐振点附近会表现出极高的阻抗，如果这个阻抗出现在信号路径上，就会导致该频段的信号被严重衰减或反射；如果出现在回流路径上，就会导致该频段的噪声无法有效旁路。
我实测过一个标称1mH的工字电感，用阻抗分析仪扫频，在1.2MHz附近阻抗从正常的几百欧姆飙升到十几千欧姆，Q值算下来大概45。这个电感如果用在开关电源输出滤波，而开关频率的谐波正好落在1.2MHz，那这个谐波不但没被滤掉，反而会因为高阻抗而“反弹”回电路，造成EMI测试超标。
3.3 电感选型时最容易忽略的三个参数
选电感的时候，大多数人只看电感量和额定电流，但下面这三个参数才是决定滤波效果的关键：
第一，自谐振频率（SRF）。这是电感从感性变为容性的临界点。选型时，SRF必须远高于你需要滤波的最高频率。一般来说，至少要有3-5倍的余量。比如你要滤除10MHz的噪声，那电感的SRF最好在30MHz以上。如果SRF不够高，宁可换更小的电感量或者换用其他类型的电感。
第二，直流电阻（DCR）。DCR不仅影响通流能力，还会在滤波电路中引入压降和损耗。对于电源滤波，DCR过大会导致负载调整率变差；对于信号滤波，DCR会与负载阻抗分压，衰减信号幅度。选型时，DCR要尽可能小，但往往DCR小的电感体积大、成本高，需要权衡。
第三，额定电流与饱和电流。额定电流是电感温升不超过规定值时的电流，饱和电流是电感量下降一定比例（通常10%或30%）时的电流。滤波电感必须工作在饱和电流以下，否则电感量骤降，滤波特性完全改变。很多人在做电源滤波时只关注额定电流，忽略了饱和电流，结果大电流下电感“失效”，噪声直接窜过去。
实操心得：拿不准电感参数的时候，直接上阻抗分析仪扫一下。没有阻抗分析仪的话，用信号发生器和示波器也能粗略测——信号源串一个已知电阻，再串电感，扫频看电感两端电压的变化，电压最高点对应的频率就是自谐振频率。这个方法虽然粗糙，但比盲猜靠谱得多。
4. 并联谐振在滤波电路中的“双面性”：规避与利用
4.1 什么时候要“躲开”谐振点
绝大多数情况下，滤波电路中的并联谐振都是有害的。它会导致：
- 谐振频率附近的噪声不但不被滤除，反而被放大或反射。
- 滤波器的插入损耗曲线在谐振点附近出现“凹坑”，实际衰减量远低于理论值。
- 相位特性在谐振点附近剧烈变化，可能引发反馈系统的稳定性问题。
规避的方法主要有三种：
方法一：降低Q值。在电感两端并联一个阻尼电阻，或者选用高损耗的磁芯材料（如铁粉芯），让谐振峰变得平缓。代价是滤波器的通带插损会增加，但对于电源滤波来说，这点插损通常可以接受。
方法二：错开谐振频率。如果电路中有多个滤波级，让每一级的谐振频率错开，避免谐振点叠加。比如第一级LC的谐振在2MHz，第二级就设计在5MHz，这样即使某一级在谐振点附近失效，另一级还能提供一定的衰减。
方法三：用RC替代LC。如果电流不大，直接用RC滤波，虽然滚降慢一点，但完全没有谐振问题。对于小信号调理电路，这是最稳妥的方案。
4.2 什么时候可以“利用”谐振点
并联谐振也不是一无是处。在LC并联谐振电路作为选频网络时，它就是核心工作原理。比如：
- 无线电接收机的调谐电路：通过调节电容，让LC并联谐振频率与目标电台频率一致，此时谐振阻抗最大，该频率信号在输出端获得最大电压。
- 振荡器中的选频网络：LC并联谐振回路作为振荡器的负载，只有在谐振频率上才满足振荡条件，从而产生单一频率的正弦波。
- 陷波器：让LC并联谐振回路串联在信号路径中，谐振频率处阻抗极大，信号无法通过，形成“陷波”，用于消除特定频率的干扰。
这里的关键是：你要清楚自己的电路是需要“选频”还是需要“宽带滤波”。选频就利用谐振，宽带滤波就规避谐振。最怕的是搞混了需求，把选频电路当宽带滤波用，或者反过来。
4.3 一个实测案例：开关电源输出滤波的谐振排查
去年帮朋友调一个24V转5V的DC-DC模块，输出纹波在满载时突然变大，而且频谱上在800kHz附近有一个明显的尖峰。开关频率是500kHz，按理说纹波应该集中在500kHz及其谐波上，800kHz这个尖峰很可疑。
我先用近场探头扫了一下输出滤波电感，发现它的自谐振频率正好在780kHz左右。再一看电路，输出滤波是典型的LC结构，电感是10μH的屏蔽绕线电感，输出电容是两颗22μF的MLCC。问题清楚了：电感的寄生电容与自身电感在780kHz谐振，而开关电源的第三次谐波（1.5MHz）和第二次谐波（1MHz）虽然不在谐振点，但开关波形的上升沿包含丰富的高频成分，其中780kHz附近的分量被谐振“放大”了。
解决方案：在电感两端并联一个10Ω的电阻串联100nF电容的RC阻尼网络。这个网络在低频时阻抗很大，不影响滤波；在780kHz附近，100nF的容抗约2Ω，加上10Ω电阻，总阻抗约12Ω，与电感的谐振阻抗（约几kΩ）并联后，把Q值从40多降到了5以下，谐振峰被压平了。改完之后再测，800kHz的尖峰消失了，输出纹波从120mV降到了30mV。
这个案例说明：并联谐振不是靠“算”就能完全避免的，必须结合实测。因为电感的寄生电容受绕制工艺、磁芯材料、甚至PCB布局的影响，手册上给的SRF只是一个参考值，实际值可能偏差20%以上。
5. 从理论到板级：滤波电路设计与谐振规避的完整流程
5.1 第一步：明确噪声频谱和信号带宽
动手画电路之前，先拿频谱仪或者示波器FFT把噪声摸清楚。需要知道：
- 噪声的主要频率成分在哪里？是窄带还是宽带？
- 噪声幅度有多大？是差模为主还是共模为主？
- 有用信号的带宽是多少？允许的衰减是多少？
比如一个音频信号调理电路，有用信号带宽20Hz-20kHz，噪声主要是开关电源耦合过来的200kHz尖峰。那滤波器的截止频率可以设在30kHz左右，用二阶LC就能把200kHz衰减40dB以上。但如果噪声是宽带的，从100kHz到10MHz都有，那就需要多级滤波或者π型结构。
5.2 第二步：根据截止频率和滚降要求选拓扑
截止频率 ( f_c ) 和滚降要求确定后，拓扑基本就定了：
- 只要-20dB/十倍频，用RC。
- 要-40dB/十倍频且电流较大，用LC。
- 要-60dB/十倍频或者需要同时抑制差模和共模，用π型。
- 信号幅度很小、不能承受电阻压降，用磁珠+电容或者LC。
这里有个经验公式：对于LC低通，截止频率 ( f_c = \frac{1}{2\pi\sqrt{LC}} )，特征阻抗 ( Z_0 = \sqrt{\frac{L}{C}} )。特征阻抗要与你电路的源阻抗和负载阻抗匹配，否则会在通带内产生反射，导致信号失真。一般来说，让 ( Z_0 ) 在源阻抗和负载阻抗的几何平均值附近比较合适。
5.3 第三步：电感选型与谐振点核算
选电感的时候，按以下顺序核查：
- 电感量：根据截止频率和电容值反推。比如 ( f_c = 100kHz )，选C=1μF，则 ( L = \frac{1}{(2\pi f_c)^2 C} \approx 2.5mH )。
- 自谐振频率：查手册，确保SRF > 10倍 ( f_c )。如果SRF不够，换更小电感量+更大电容的组合。
- 额定电流和饱和电流：确保最大工作电流小于饱和电流的80%。
- DCR：计算DCR上的压降和损耗，确保在允许范围内。
- Q值：如果Q值过高（>50），考虑加阻尼或者换高损耗磁芯。
注意：电感量和电容值不是唯一的。同样的截止频率，可以用大L小C，也可以用小L大C。大L小C的优点是电容体积小，缺点是电感DCR大、SRF低；小L大C的优点是SRF高、DCR小，缺点是电容体积大、成本高。通常电源滤波倾向于小L大C，信号滤波倾向于大L小C。
5.4 第四步：PCB布局的“隐形陷阱”
滤波电路的性能，一半靠设计，一半靠布局。以下几个坑我全都踩过：
- 滤波电容的接地回路要短。电容的地线如果绕了一大圈才回到源端地，那这个电容在高频时基本失效，因为地线电感在高频下阻抗很大。
- 电感要远离敏感信号线。电感的漏磁场会耦合到旁边的走线上，尤其是高Q电感，漏磁更严重。必要时加屏蔽罩或者让电感方向与敏感线垂直。
- 输入输出要隔离。滤波器的输入线和输出线不要平行走线，否则高频噪声会通过寄生电容耦合过去，旁路掉滤波器。
- 多层板的地平面要完整。滤波电容最好直接打在地平面上，过孔要短而粗，减少过孔电感。
我做过一个对比实验：同样的LC滤波电路，布局优化前在10MHz处的衰减只有20dB，优化后达到45dB。差别就在于电容接地过孔从两个细孔改成了四个粗孔，电感方向旋转了90度远离信号线。
6. 常见问题与排查技巧实录
6.1 滤波后噪声反而变大？先查谐振
这是最经典的问题。现象是：加了滤波电路，目标频段噪声没降，反而在某些频点上升了。排查步骤：
- 用频谱仪扫滤波前后的噪声频谱，对比找出被放大的频点。
- 计算或测量电感的自谐振频率，看是否与放大频点吻合。
- 如果是谐振导致，在电感两端加RC阻尼网络，或者换用SRF更高的电感。
- 如果谐振点无法避开，考虑改用RC滤波或者有源滤波。
6.2 电感发热严重？查DCR和饱和电流
电感发热通常有两个原因：DCR损耗和磁芯损耗。DCR损耗是 ( I^2R ) ，磁芯损耗与频率和磁通摆幅有关。排查时：
- 测电感两端电压波形，如果出现平顶或者畸变，说明电感可能饱和了。
- 测电感电流波形，如果峰值电流超过饱和电流，必须换更大尺寸的电感。
- 如果电流没超，但DCR压降太大，换更粗线径或者更低DCR的电感。
6.3 滤波效果不如仿真？查寄生参数和布局
仿真用的是理想元件，实际电路有寄生参数。如果实测衰减量远低于仿真值：
- 检查电容的等效串联电感（ESL）。高频时电容不再是电容，而是电感。用多个小电容并联可以降低ESL。
- 检查电感的寄生电容。如果SRF不够高，高频衰减会大打折扣。
- 检查PCB布局。接地回路、走线电感、耦合电容都会影响高频性能。
6.4 常见问题速查表
| 现象 | 可能原因 | 排查方法 | 解决方案 |
|---|---|---|---|
| 滤波后噪声反而变大 | 电感并联谐振 | 扫频找放大频点，对比电感SRF | 加RC阻尼，换高SRF电感 |
| 电感发热严重 | DCR损耗或磁芯饱和 | 测电流波形，查饱和电流 | 换大尺寸电感，降低电流 |
| 高频衰减不足 | 电容ESL或电感Cp | 查电容ESL参数，测电感SRF | 多电容并联，换低ESL电容 |
| 信号幅度被衰减 | 滤波电阻与负载分压 | 测滤波前后信号幅度 | 减小串联电阻，用磁珠替代 |
| 谐振频率漂移 | 温度影响磁芯和电容 | 高低温测试 | 选温度稳定性好的元件 |
独家避坑技巧：在滤波电路调试阶段，先不要焊死电感，用排针或者插座连接，方便更换不同感值的电感做对比测试。我通常会准备一套不同感值、不同SRF的电感，实测选出最优的那个再焊死。这个习惯帮我省了至少三次改板。
7. 写在最后：一些零散但值钱的经验
滤波电路和并联谐振这个话题，往深了挖可以写一本书。但工程实践中，真正需要你记住的核心就几条：电感的自谐振频率决定了滤波器的有效带宽上限；并联谐振的Q值决定了谐振峰的危害程度；PCB布局决定了理论设计能实现几成。
我个人的习惯是，每选一个电感，先查SRF，再算谐振点，然后在PCB上预留RC阻尼的位置。即使当前设计不需要阻尼，留个位置也不占多少面积，万一调试时发现谐振问题，直接焊上电阻电容就能解决，不用改板。这个习惯是从三次改板经历里换来的，希望你不用再交这个学费。
另外，别迷信仿真。仿真软件里的电感模型如果只填了L和DCR，那仿真结果和实际电路可能差十万八千里。有条件的话，用厂商提供的SPICE模型，或者自己根据阻抗分析仪的数据拟合一个等效电路。没有条件的话，至少把SRF和Cp填进去，仿真结果会靠谱很多。
最后说一个容易被忽略的点：滤波电容的直流偏压效应。MLCC电容在加上直流电压后，实际容值会大幅下降。比如一颗标称10μF的X7R电容，在12V偏压下可能只剩4μF。这意味着你的截止频率会偏移，谐振点也会跟着变。选电容的时候，一定要看厂商提供的偏压特性曲线，或者直接降额使用——标称10μF的，实际按5μF算，留足余量。
