光波导这个东西，第一次接触的人容易把它想复杂，也容易想得太简单。想复杂是因为一上来就是模式理论、有效折射率、耦合模方程，公式堆得像墙；想简单是因为很多人觉得“不就是让光在芯层里全反射往前走嘛”，然后上手一做，发现损耗比预期高两个数量级，端面一耦合就掉 3 dB，弯一下就漏光。我这些年跟玻璃基、硅基、氮化硅、聚合物、铌酸锂这几类波导都打过交道，体会是：光波导本质上是一道“约束题”——你要在有限的横向尺寸里，把光场稳稳当当地锁上几百微米到几厘米，同时不让它被侧壁、被材料吸收、被弯曲、被衬底偷走。这道题的任何一处算错，最后都会折算成一个数字：dB。

这篇内容我想把光波导这条线从头捋一遍：为什么要这么设计、核心参数怎么算、制造工艺每一步在图什么、不同应用场景对波导的诉求为什么完全不同，以及实操里那些写在论文里没人提、但会让你在测试台前坐一整晚的坑。适合刚进这个方向的学生、做光子器件选型的工程师，也适合做 AR 显示、传感、光互连这类“下游要用波导但不想深挖电磁场”的读者。原理部分我会用类比讲透，参数部分给可复现的计算，工艺部分给工艺窗口和判断依据，读到能直接抄作业的程度。

1. 从“把光关起来”说起：光波导的整体设计思路

1.1 全反射是地基，但不是全部

谈光波导绕不开全反射。芯层折射率 n1 高于包层 n2，光从芯层射向界面，入射角大于临界角 θc = arcsin(n2/n1)，就会全反射回来，一路弹着往前走。这个图像直观、好用，它是所有入门讲解的起点，也是很多设计直觉的来源：芯层包层折射率差越大，临界角越小，光被“关”得越紧。

但只靠这个图像做设计会掉坑。全反射描述的是几何光学的极限，它假设界面无限大、光是一条线。真实波导的芯层只有几百纳米到几微米厚，光在这里已经不是“线”了，而是一个有空间分布的场。场的尾部一定会伸到包层里去，这叫倏逝场。倏逝场的存在意味着两件事：第一，光并不百分之百待在芯层，包层材料的一点吸收就会变成损耗；第二，两个靠得足够近的波导之间会通过倏逝场交换能量，这就是定向耦合器的物理基础。

所以我把光波导的设计理解成三层：用折射率差建立约束，用几何尺寸筛掉多余的模式，用材料和工艺把损耗压下去。三者是耦合的——你把折射率差拉大，约束变强，弯曲半径可以缩小，但侧壁粗糙度引起的散射损耗会急剧上升；你把折射率差压小，损耗能做得极低，但器件尺寸上去了，弯曲半径动辄毫米级。这里没有最优解，只有针对场景的取舍。

注意：折射率差不是越大越好。硅波导（Si/SiO2，Δn 接近 2）能做到亚微米尺寸，但侧壁散射损耗对粗糙度极其敏感；氮化硅（SiN/SiO2，Δn 约 0.5）尺寸大一些，损耗却能做到 0.1 dB/m 量级。选材时要先问自己：我要的是密度，还是损耗？

1.2 三种约束维度：平面、条形、光纤

从结构上分，光波导基本落在三类里。

平面波导只在厚度方向约束光，横向是自由的。它结构最简单，做起来就是“衬底 + 芯层 + 上包层”三层膜，常用于做平板波导耦合器、传感器芯片的基底，也常作为研究折射率和膜厚的光学表征手段（棱镜耦合测膜厚就是这么干的）。缺点是横向不限束，光会自己散开，实际器件里必须配合横向结构。

条形波导（也叫通道波导）在厚度和宽度两个方向都约束光，是集成光路里最常见的基本单元，包括矩形、脊型、条载型几种。脊型波导的特点是刻蚀只刻掉一部分芯层，剩下的平板区域还能传光，这种“弱约束”对模式匹配和工艺容差都友好，铌酸锂和一些玻璃基器件里很常见。

光纤是圆柱对称的波导，本质上是把二维约束做成了圆对称，好处是跟其他光纤对接时模式匹配天然好，坏处是不容易跟平面工艺集成。所以芯片和光纤之间永远隔着一个“耦合”问题，这个问题后面单独讲。

这三种结构的差异不只是形状。平面波导的模式是连续的（辐射模），条形波导的模式是分立的（离散导模），光纤则介于两者之间——包层可以做得无限厚，也可以做得很薄形成有限包层。理解这些差异，决定你后面选仿真方法时是用本征模求解还是用传播算子。

1.3 材料平台的选型逻辑

材料选型是光波导项目里最贵的一个决定，因为一旦定了平台，后面的工艺线、设备、封装方案基本都锁死了。我把常见平台的关键属性列出来，方便对照。

选型的时候我一般按三个问题过一遍。第一，损耗预算是多少？如果链路里要串几十个器件，单位损耗必须压在 0.1 dB/cm 以下，那就只能考虑玻璃、氮化硅或高端铌酸锂。第二，有没有有源需求？要调制就得有电光效应或热光效应，硅的热光系数大但电光靠载流子色散，铌酸锂是纯电光，速度快线性好。第三，量产条件是什么？硅光和氮化硅能吃 CMOS 产线，玻璃基的离子交换工艺适合小批量多品种，聚合物适合和 PCB 共工艺。

这里补一句很多人忽略的：上包层不是可选项。裸波导的上表面是空气，折射率差突然变大，模式会被强烈拉扯，有效折射率、色散、耦合全都变。做测试的时候如果只做了芯层没做包层，测出来的数和你仿真的数对不上，先查这一条。

2. 核心参数与光场细节：为什么差 0.1 dB/cm 就是天壤之别

2.1 数值孔径与单模条件

数值孔径 NA = √(n1² − n2²)，它决定了波导能接收多大角度的光，也决定了光纤和波导对接时的容差。NA 大，接收角大、耦合容差宽，但模式尺寸小、与标准单模光纤（模场直径约 10 μm）匹配差；NA 小则相反。这就是为什么硅光波导和光纤之间必须加模斑转换器——一个是 0.5 μm 的光斑，一个是 10 μm 的光斑，硬接损耗能到十几 dB。

单模条件更关键。以阶跃光纤为例，归一化频率 V = (2πa/λ)·NA，其中 a 是芯半径，λ 是真空波长。当 V < 2.405 时只有基模 HE11 能传播，这就是单模。对条形波导，这个判据不能直接套，但精神是一样的：尺寸和折射率差的组合决定能支持几个模式。

实际做设计的时候，我习惯先算两个边界：一个是“单模上限”，超过它就会出现高阶模，模式干涉会让输出光斑抖动、损耗随长度振荡；另一个是“约束下限”，低于它模式会过度渗透到包层，弯曲损耗和衬底泄漏急剧恶化。这两个边界之间就是你的设计窗口，窗口宽度取决于折射率差——折射率差越大，窗口越窄但绝对尺寸越小。

给一段可以直接跑的 Python，用平板波导的近似算单模厚度上限，作为设计的起点：

import numpy as np def slab_single_mode_thickness(n_core, n_clad, lam, polarization='TE'): """ 平板波导单模厚度上限的近似估算（对称/非对称通用，取对称近似） 判据：基模的归一化频率 V = k0 * t * sqrt(n_core^2 - n_clad^2) < pi/2 返回：单模允许的最大芯层厚度（米） """ k0 = 2 * np.pi / lam na = np.sqrt(n_core**2 - n_clad**2) t_max = (np.pi / 2) / (k0 * na) return t_max # 例：SOI 波导，芯 3.48，包层 1.44，1550 nm print(slab_single_mode_thickness(3.48, 1.44, 1.55e-6) * 1e9, "nm") # 例：氮化硅，芯 2.0，包层 1.44 print(slab_single_mode_thickness(2.00, 1.44, 1.55e-6) * 1e9, "nm")

跑出来硅的厚度上限在 200 nm 出头，氮化硅在 700 nm 上下，这跟业界常用的 220 nm 和 800 nm 量级是对得上的。注意这只是平板近似，条形波导因为有横向约束，实际单模尺寸会更小一些，通常要跑一次全矢量模式求解确认。

2.2 有效折射率与模式求解

做波导设计，最常打交道的量是有效折射率 n_eff。它的含义是：这个模式沿传播方向的相位常数 β 满足 β = k0·n_eff。换句话说，n_eff 是“这个模式感觉自己处在什么折射率的介质里”。它介于包层折射率和芯层折射率之间，模式约束越强，n_eff 越接近芯层值。

n_eff 有大量用处。判断单模，看高阶模的 n_eff 是否低于包层值（低于就截止）；算耦合器长度，用两个波导的对称模和反对称模的 n_eff 之差，耦合长度 L = λ/(2·Δn_eff)；算光栅周期，用相位匹配条件 λ = Λ·(n_eff,1 + n_eff,2)；算温度漂移，用 dn_eff/dT。

仿真上，全矢量有限元或有限差分模式求解器是最稳的，但它对初始网格敏感——尤其是高折射率差结构，模式会集中在角落，网格不够细会把 n_eff 算偏 0.01 以上，这个误差足以让耦合器长度算错 20%。我的做法是先跑一遍粗网格看模式分布，再在模式集中的区域做局部加密，最后把网格从粗到细扫一次，看 n_eff 是否收敛到小数点后四位。

提示：报告 n_eff 时一定要写清波长、温度、偏振和包层材料。同一个波导，TE 和 TM 的 n_eff 能差 0.01~0.1，做成器件就是几十纳米的波长漂移。

2.3 损耗拆解：每一步都在偷走你的光

传播损耗的单位是 dB/cm，看着小，但它是乘性累积的。用了 3 cm 长的波导，3 dB/cm 就是 9 dB，光功率只剩八分之一。

损耗的来源可以拆成几块，每一块的物理机制和抑制手段都不同：

侧壁散射是最容易被低估的一项。它的强度跟粗糙度的均方根值、跟折射率差的平方大致成比例。这解释了一个反直觉的现象：折射率差越大，同样粗糙度带来的损耗越高。硅波导侧壁粗糙度做到 2 nm 已经很不错，但 2 nm 在 Δn 接近 2 的情况下依然会带来 1 dB/cm 级的散射。氮化硅 Δn 小，粗糙度容忍度高，所以更容易做低损耗。

材料吸收这一块，氢氧根（OH）相关的吸收峰在 1380 nm 附近，做通信波段器件时要在工艺里把氢去掉，通常是高温退火。硅里的自由载流子吸收跟掺杂浓度直接相关，做调制器需要重掺杂，损耗就上去了，这是硅光调制器损耗偏高的主因之一。

衬底泄漏常出现在“芯层直接坐在硅衬底上”的结构里。硅在 1550 nm 的折射率约 3.48，模式尾部一旦摸到衬底，立刻变成辐射模泄漏出去。解决办法就是埋氧层（BOX），厚度一般取 2~3 μm，让倏逝场衰减到可以忽略。

2.4 弯曲半径怎么定：给一个可算的口径

弯曲半径是版图里最容易被挤压的参数。面积不够的时候，第一反应是把弯变小，结果损耗涨上去。这里给一个估算思路。

弯曲损耗的本质是：在弯曲段，为了维持同相波前，外侧的模式尾部必须以超过光速的相速度传播，物理上做不到，于是能量辐射出去。损耗随半径近似指数下降，可以用一个含有效折射率差的经验模型粗估：

import numpy as np def bend_loss_estimate(R, lam, n_core, n_eff, n_clad, A=1e4): """ 弯曲损耗粗估（经验模型，仅用于量级判断） R: 弯曲半径（米） A: 拟合系数，需结合工艺标定 返回：dB/cm 量级估计 """ k0 = 2 * np.pi / lam # 约束因子：n_eff 越接近 n_core，约束越强 gamma = k0 * np.sqrt(max(n_eff**2 - n_clad**2, 1e-6)) loss_per_m = A * np.exp(-2 * gamma * R) return loss_per_m / 100.0 # dB/cm 量级 # 硅波导示例：n_core=3.48, n_eff≈2.4, n_clad=1.44, 1550 nm for R_um in [2, 5, 10, 20, 50]: print(R_um, "um ->", round(bend_loss_estimate(R_um*1e-6, 1.55e-6, 3.48, 2.4, 1.44), 4), "dB/cm(量级)")

这个模型只能告诉你趋势和量级，真实数值必须靠仿真或流片测试标定。但趋势很确定：约束越强，允许的半径越小。硅波导 5 μm 半径还能接受，氮化硅往往要 50 μm 以上，玻璃基波导动辄毫米级。所以高密度集成往往和低损耗是矛盾的，得在架构层面解决——比如用多层波导或者光栅耦合跨层，而不是硬把弯压小。

3. 制造工艺全流程：从衬底到成品

3.1 薄膜沉积：一切的地基

不管哪个平台，第一步都是把芯层薄膜做出来，膜的质量直接决定损耗下限。常见手段有三种。

**LPCVD（低压化学气相沉积）**做氮化硅和 polysilicon，膜致密、均匀性好，是低损耗氮化硅的主流。缺点是温度高（700~800 ℃），衬底选择受限，而且化学计量比的 Si3N4 应力很大，膜厚超过 400 nm 就容易裂。业界做厚氮化硅的常用办法是循环退火或者用 DUV 光刻后分步沉积。

**PECVD（等离子增强）**温度低（200~400 ℃），兼容后道工艺，但膜里含氢，损耗偏高，通常要用高温退火赶氢。做 1550 nm 器件时氢吸收是个实际麻烦，退火不到位会在测试曲线上看到吸收峰。

SOI wafer是直接买现成的，顶层硅厚度由厂商定，常见 220 nm、340 nm。优点是省事、一致性好，缺点是厚度没得选，设计必须迁就。

膜厚控制的精度要求很高。以硅波导为例，220 nm 的厚度如果偏 10 nm，有效折射率变化能到 0.01 量级，对相位型器件（比如阵列波导光栅、环形谐振器）来说是灾难性的。所以量产线上膜厚公差一般控制在 ±2% 以内，测试用椭偏仪逐片抽检。

3.2 图形化：光刻与刻蚀的配合

图形化是决定侧壁质量的关键环节，也是工艺窗口最窄的一步。

光刻的分辨率决定了最小线宽。硅波导 500 nm 线宽，用 DUV（193 nm 浸没）足够，电子束曝光能做得更细但速度慢、不适合量产。氮化硅厚膜因为要保证深宽比，光刻胶厚度得上去，分辨率就下来了，这是个典型的矛盾。

刻蚀主流是 ICP-RIE（电感耦合等离子体反应离子刻蚀）。硅的刻蚀气体通常是 SF6 和 C4F8 交替，前者负责刻蚀，后者负责侧壁钝化，交替循环形成接近垂直的侧壁。这里有个实操细节：钝化气体流量过大，侧壁会长出“草”状的聚合物残留，形成散射中心；流量过小，侧壁会侧蚀，变成梯形甚至倒梯形，模式约束变弱。

氮化硅刻蚀用氟基气体（CF4、SF6）配合氧气，难点在于对氧化硅的选择比。因为氮化硅和氧化硅的刻蚀速率接近，刻蚀很容易“钻”进下包层，导致波导底部形貌失控。解决办法是提高碳氟比、降低偏压，牺牲一点速率换选择比。

刻蚀完之后，侧壁粗糙度是决定损耗的直接因素。常见的后处理手段包括热氧化（硅波导，氧化一层再剥掉，能显著平滑侧壁）、氢退火、化学机械抛光配合。热氧化修边是硅光里非常实用的一招，代价是芯层厚度会被消耗一部分，版图设计时要预留。

提示：刻蚀深度别凭感觉。脊型波导的刻蚀深度决定了横向约束强度，浅刻蚀（比如 50 nm）模式渗透到平板区多，弯曲损耗大但耦合容差好；深刻蚀约束强但侧壁面积大、散射多。这个参数要和弯曲半径、耦合方案一起定。

3.3 三条非主流但很实用的路线

光刻刻蚀不是唯一路径。有几条工艺路线在小批量、特殊场景里非常香，值得了解。

离子交换：把玻璃基片泡进熔盐里，盐里的离子（比如钾、银）和玻璃里的钠离子互换，交换区域的折射率升高，形成波导。优点是工艺极简，不需要光刻胶之外的复杂设备，损耗可以做到 0.05 dB/cm 以下，而且波导截面是渐变型，和光纤的模式匹配很好。缺点是折射率差小，弯曲半径大，做不了高密度。这是玻璃基光器件（比如分路器、传感芯片）的经典路线。

飞秒激光直写：把超快激光聚焦到玻璃或晶体内部，焦点处的材料发生局部改性，折射率变化形成波导。真正的优势是三维——可以在材料内部直接画出三维光路，不需要一层层沉积刻蚀，做原型验证的速度非常快。缺点是写一个器件要按点扫描，速度慢，而且改性区的损耗和折射率变化依赖激光参数（脉冲能量、重复频率、扫描速度），工艺窗口要靠实验摸索。用 Type I 改性做低损耗，用 Type II（形成纳米光栅或空洞）做大折射率差但损耗高。

压印与打印：纳米压印做聚合物波导，模具一次做好可以反复用，成本低，适合大面积、低精度的场景，比如传感贴片、显示用的光导板。缺点是模具寿命和残胶控制。

3.4 端面耦合与封装：最后 3 dB 往往丢在这里

芯片做出来了，损耗测出来不错，但一接光纤就傻眼。原因是模场不匹配。硅波导的光斑是 0.5 μm × 0.3 μm 的椭圆，标准单模光纤是 10 μm 的近圆形，两者的重叠积分很小，直接对接损耗轻松超过 15 dB。

解决办法有两类。端面耦合器（模斑转换器）是在波导末端做一段锥形结构，把模场逐渐扩大到 3~5 μm，再和透镜光纤或高 NA 光纤对接，损耗可以做到 1~2 dB/面。它的优点是带宽大、偏振相关小、不需要额外工艺层；缺点是对准容差小，亚微米级，封装难度高。光栅耦合器是在波导上刻周期光栅，把光垂直（或近垂直）耦合出去，优点是可以在晶圆上任意位置做测试、不需要划片磨端面；缺点是带宽窄（几十纳米）、偏振相关强、效率通常比端面耦合低。

封装这一步的坑最多。紫外固化胶的折射率、收缩率、热膨胀系数都会影响最终损耗和长期可靠性；对准之后点胶固化，胶一收缩，位置漂几十纳米，损耗就变了。所以好的封装流程是“粗对准—点胶—精对准—固化—复测”，固化后必须复测，不能假设固化前对准了固化后就没事。

3.5 一段可参考的工艺窗口记录

下面这组参数是我在某类氮化硅波导流片里总结的窗口范围，只作为思路参考，具体数值必须按设备和材料重新标定。

这套窗口的核心逻辑是：先保膜质量，再保侧壁形貌，最后保包层完整性。任何一步为了赶进度跳过（比如退火时间减半），最终都会在损耗曲线上还回来。

4. 应用场景拆解：不同赛道对波导的要求完全不同

4.1 光互连：密度和能效压倒一切

数据中心和高性能计算里的光互连，核心诉求是带宽密度和每比特能耗。这里的波导几乎都是硅基，尺寸压到亚微米，为的是在同一片芯片上塞下几十上百个通道。损耗不是最优先的指标——链路通常只有厘米级，2 dB/cm 也能接受——关键是调制器、探测器、波分复用器要能密集集成。

这个场景有个特殊约束：温度。芯片工作时局部温度能升高几十度，硅的折射率温度系数约 1.8×10⁻⁴ /K，微环谐振器的谐振峰漂移能到 0.1 nm/K。所以硅光模块里通常要带热调谐，或者用对温度不敏感的设计（比如用不同的波导宽度补偿）。这也是为什么很多方案宁可牺牲一点面积，也要把器件做成宽带而非谐振型。

4.2 光纤传感：低损耗和一致性比集成度重要

分布式传感、陀螺、电流传感这些场景，用的是长距离波导或光纤，损耗直接决定可测距离。这类应用对波导的要求是单模、低损耗、偏振保持好。保偏光纤之所以贵，是因为它要人为引入巨大的双折射，把两个偏振态分开，防止外界扰动导致偏振态随机漂移。在平面波导里做等效功能，就要靠几何设计或者应力工程引入双折射。

传感里的另一个重要分支是倏逝场传感：把波导表面的一部分暴露在待测介质里，介质折射率变化会改变模式的有效折射率，通过干涉或谐振读出。这里波导的灵敏度跟表面倏逝场占比相关，场渗透得越深越灵敏，但损耗也越大。所以设计上要专门做“高约束但不完全约束”的折中，比如把波导做薄或者做窄，或者用狭缝波导把场集中在低折射率缝隙里。

4.3 衍射光波导：AR 显示里的特殊物种

AR 眼镜里的“光波导”跟前面讲的集成波导是两套语言。它用的是玻璃晶圆作为导光板，光在玻璃内部靠全反射横向传播，通过表面的纳米光栅（耦入光栅、转折光栅、耦出光栅）把光“拐”进人眼。这里的关键指标是视场角、眼动框大小、亮度均匀性和色散。

一个绕不开的物理约束是：视场角上限跟玻璃折射率强相关。全反射条件限制了能传播的角度范围，折射率越高，可容纳的角度越大。所以高折射率玻璃（1.8~2.0）成了这个方向的必争之地。同时，光栅周期要满足相位匹配，通常落在 300~500 nm，用纳米压印做量产最划算。

多层波导方案是为了解决彩色问题。红绿蓝三个波段的衍射角不同，单层很难同时把三色耦合效率做好，常见做法是用三层分别对应不同波段，层间要留足够间隙避免串扰，厚度和间隙的匹配直接影响鬼影和均匀性。这块的设计几乎全靠光学仿真加实测迭代，纸面算完只是开始。

4.4 生物医疗与量子：把波导当工具而不是目标

生物传感芯片用氮化硅或二氧化硅波导做马赫-曾德尔干涉仪或微环，检测抗体、核酸这类生物分子的结合。这里的瓶颈往往不是波导本身，而是表面化学和流体封装。波导要能反复清洗、长期稳定、对温度不敏感，还要跟微流控通道对准。

量子光子学对波导的要求是另一套：极低损耗（单光子级别的损耗都会显著降低保真度）、低荧光（材料本身的缺陷会发出寄生光子）、精确的相位控制。铌酸锂薄膜在这个方向很热，因为它能同时提供低损耗传输和高效电光调制，做片上可重构的量子线路。

把这些场景摆在一起看，会发现一个规律：没有“最好的波导”，只有“匹配的波导”。互连要密度，传感要灵敏度，显示要视场角，量子要损耗极限。做选型时先把自己的第一指标写下来，再去看材料和结构，比反过来要靠谱得多。

5. 常见问题与排查实录

5.1 损耗比仿真高一个数量级，从哪里开始查

这是最高频的问题。我的排查顺序是固定的，从便宜到贵。

第一步看出包层。裸波导测出来的数和仿真的数没有可比性，先确认包层做了、厚度够、折射率对。

第二步看输入输出端。把波导截成不同长度测几组，做线性拟合，截距就是耦合损耗，斜率才是传播损耗。很多人直接拿一个长度的数当传播损耗，把耦合损耗算进去了，数值自然虚高。

第三步看偏振。如果没加偏振控制，输入光的偏振态随机，测到的是 TE 和 TM 的混合，数值会偏高且不稳定。加个偏振控制器和起偏器再测一遍。

第四步查侧壁。把波导用扫描电镜看一下，侧壁有没有明显的条纹、草状残留、侧蚀。有的话就是刻蚀参数问题。

第五步看衬底泄漏。把波导长度做长，如果损耗随长度非线性增长，很可能是模式尾部耦合到衬底辐射模，检查下包层厚度和衬底折射率。

5.2 耦合效率忽高忽低，像是“靠运气”

十有八九是对准机构和固定方式的问题。光纤夹具的机械漂移、胶水固化收缩、温度变化引起的热胀冷缩，都会让亚微米级的对准失效。实用做法是用带反馈的精密位移台做自动对准（扫描找最大功率点），并对准后立刻用低收缩率的胶做点固定，固化后再扫描复测。

另一个常被忽略的点是光纤端面质量。切割不良的光纤端面会有崩边、角度偏差，耦合损耗能差出好几个 dB。花几百块买个好的切割刀和端面检测仪，比在测试台上耗一天强。

5.3 环形谐振器的 Q 值怎么都上不去

先从三个方向查：波导损耗、耦合区设计、表面污染。

Q 值受限于损耗，损耗越低 Q 越高。如果波导本身 2 dB/cm，Q 上不去是正常的，得先把工艺做好。耦合区的间隙决定了耦合系数，间隙太大会耦合不足（欠耦合），Q 值虚高但插入损耗大；间隙太小会过耦合，Q 值下降。要测 Q 随间隙的变化曲线，找到临界耦合点。

表面污染是隐形杀手。有机残留、水汽吸附都会增加吸收。做测试前用等离子清洗或者溶剂清洗一遍，往往立竿见影。

5.4 偏振相关损耗超标

偏振相关损耗（PDL）来自结构的非对称性。矩形波导天然有双折射，TE 和 TM 的有效折射率不同，如果在链路里有偏振敏感器件（比如光栅耦合器、微环），两个偏振的响应就会不一样。

缓解手段包括：用方形截面减小几何双折射；在光栅耦合器里用二维光栅或者加抗反射结构；在系统里加偏振分集，把两个偏振分开处理再合并。如果应用本身对偏振敏感（比如干涉型传感器），干脆用保偏方案，把问题变成可控变量而不是噪声。

5.5 温度一漂，器件就失效

热光系数是个绕不开的物理事实。玻璃的热光系数约 1×10⁻⁵ /K，硅约 1.8×10⁻⁴ /K，聚合物更大。对相位敏感的器件，温度漂移直接变成波长漂移。

应对有三条路。一是热稳定：加温控，用热敏电阻加制冷片把温度锁在 ±0.01 K，代价是功耗。二是无热化设计：用负热光系数的材料做补偿（比如聚合物包层），让整体 dn/dT 接近零。三是架构层面：用宽带器件替代谐振器件，牺牲面积换稳定性。

5.6 排查速查表

5.7 几条不那么"教科书"的经验

第一，先做测试结构再做器件。流片的时候一定要放直波导、弯波导、不同长度的延迟线、耦合器测试结构。没有这些，你测出器件性能不好时根本没法定位是哪个环节的问题。

第二，损耗测量要有参照。用切断法测损耗时，每次切割的端面质量必须一致，否则截距会乱。更稳的办法是做一组不同长度的波导（比如 1、2、4、8 mm），一次测完做线性拟合，同时还能看出有没有非线性损耗。

第三，别迷信仿真数值的绝对值。仿真给的是趋势和相对比较，绝对数值要靠工艺标定。同一套设计换一台刻蚀机，损耗可能差一倍。所以在报告里写“设计损耗 0.5 dB/cm”之前，先确认这个数是怎么来的。

第四，封装是设计的一部分，不是收尾工作。很多方案在版图阶段不考虑耦合器和封装空间，等到流片回来才发现没地方放光纤阵列。在版图规划时就把耦合区、对准标记、点胶槽一起画进去，能省掉大量返工。

第五，记录工艺批次。每一片的沉积温度、刻蚀时间、退火曲线都记下来，跟测试结果对上。做上几十片之后你会发现，损耗的波动跟某个特定参数强相关，这个规律只能靠记录挖出来，靠记忆是不可能的。

最后分享一个我觉得最实用的习惯：把每次流片的“设计—工艺—测试”三段数据放在同一张表里，横向对比。时间长了，你会形成自己的工艺直觉——看到某个损耗数值，大概能猜到是哪一步出的问题。这种直觉没法从论文里读到，只能在测试台前一点一点攒出来。光波导这个方向，理论和工艺的鸿沟比大多数领域都宽，跨过去的人靠的不是算得多准，而是知道哪里会不准。