简介：这份中文资料围绕24C256存储器展开，面向使用I2C接口EEPROM进行嵌入式开发与调试的工程师及学生，重点解决存储地址管理与连续存储模式下的数据出错问题。内容涵盖24C256的存储原理、16位地址中页地址与页内地址的划分、连续存储的容量限制，以及地址跨越页边界导致数据覆盖的成因分析，并给出按64、32、16、8、4、2字节对齐存储、不足补零的实用解决思路。资料还结合MSP430F449平台，给出IIC延时、启动与停止、发送0与1、读写单字符、应答与非应答等基本控制模块的代码实现，便于读者对照理解底层时序。资源包共1个doc文件，约33KB，篇幅精炼、知识点集中。目前已有1916人学习下载，适合需要快速掌握24C256读写要点、排查连续存储异常并参考单片机IIC驱动实现的读者查阅。

1. 从一次“数据自己长腿跑了”的现场说起

前阵子帮人看一块老板子，MSP430F449 挂了一颗 24C256，采集 30 字节一帧往 EEPROM 里写，读回来前几帧正常，后面整段错位，像数据自己长腿跑了。查了半天不是 I2C 时序问题，是页边界把连续写截断了。这份《关于 24C256 的说明与使用》中文资料，讲的正是这个坑：24C256 的 32768 字节容量、16 位地址怎么拆成页号和页内偏移、连续写为什么会在 64 字节处回卷，以及一套用 GPIO 模拟 I2C 的完整控制代码。适合刚接手小容量 EEPROM 存储、被地址计算绕晕的嵌入式开发者，也适合想把这套位操作代码移植到别的 MCU 上的人。

2. 存储结构拆解：32768 字节怎么落到 512 页上

2.1 容量、地址位宽与页内偏移的关系

24C256 的“256”指 256 Kbit，换算成字节就是 32768，也就是 32KB。这个容量决定了地址必须用 16 位整型来表达，但真正参与寻址的有效位只有 15 位，最高位在器件内部被忽略。资料里把 16 位地址拆得很直白：低 6 位（bit0～bit5）是页内偏移，取值 0～63；高 9 位（bit6～bit14）是页号，取值 0～511。512 页 × 64 字节 = 32768，账对得上。

这个拆分不是学术练习，它直接决定了你写数据时会不会翻车。地址 63 是第 0 页最后一格，地址 64 是第 1 页第一格，两者在二进制上只差一位，但在物理存储里跨了页。资料里特意强调“形式上连续、物理上分页”，意思是你在代码里看到的addr++是连续的，芯片内部却在 63 到 64 之间换了一次行。理解这一点，后面所有坑都能自己推出来。

2.2 页写回卷：连续写超过 64 字节会发生什么

24C256 支持页写（Page Write），一次最多写 64 字节。关键在于：页写过程中，页内地址指针到 63 之后不会进位到下一页，而是回卷到本页的 0。也就是说，你从地址 60 开始连续写 10 个字节，实际落盘的是 60、61、62、63、0、1、2、3、4、5——后 6 个字节把本页开头覆盖了。

资料里给的例子更隐蔽：每次写 11 字节，地址按 0、11、22、33、44、55、66 递增，看着很规整，但写到 55 时，55 到 63 只剩 9 个格，装不下 11 字节，于是第 10、11 个字节回卷到 0、1，把最早的数据盖掉。这种错误不会报错，读回来才发现数据被“穿越”覆盖，排查成本极高。

提示：页写回卷是 24C256 最容易忽视的坑，它不产生任何错误标志，只能靠地址规划提前规避。

2.3 地址对齐策略：为什么块大小只能取 2 的幂

资料给出的解决办法很干脆：连续写模式下，存储块大小只能取 64、32、16、8、4、2，其他值都不能用连续地址。原因是对齐——只有块大小是 64 的约数且为 2 的幂时，任意块的起始地址加上块大小都不会跨过 64 的边界。比如 30 字节一帧，按 32 字节为单位存，不足补零，这样每帧都落在 32 对齐的格子里，永远不会触发回卷。

这个策略的代价是浪费空间：30 字节占 32 字节，利用率 93.75%，32768 字节实际能存约 1024 帧。对采集类应用来说这个浪费完全可以接受，换来的是地址计算简单、不会出错。如果非要抠空间用非对齐块，就得在每次写之前手动判断(addr % 64) + len <= 64，跨页就拆成两次写，代码复杂度立刻上一个台阶。

3. GPIO 模拟 I2C：从起始位到应答位的逐段拆解

3.1 引脚方向切换的位操作逻辑

这套代码最特别的地方是不用硬件 I2C 外设，而是用 P2 口的 DIR 寄存器切换 SDA/SCL 的方向来模拟开漏输出。MSP430 的 P2DIR 某位置 1 表示输出、清 0 表示输入，配合外部上拉电阻，清 0 时引脚被拉高，置 1 且输出寄存器为 0 时拉低。资料里的0xFD、0xFB、0x02、0x04就是这套位掩码：bit1 是 SDA，bit2 是 SCL。

// 启动条件：SCL 高电平期间 SDA 由高变低 void start_IIC(void) { P2OUT &= 0xf9; // 清 P2.1/P2.2 输出锁存 P2DIR &= 0XFD; // SDA 设为输入，上拉使其为高 P2DIR &= 0XFB; // SCL 设为输入，上拉使其为高 P2DIR |= 0X02; // SDA 改为输出并拉低 P2DIR |= 0X04; // SCL 拉低，为后续时钟做准备 }

这段代码的顺序不能乱：先把两根线都释放成高，再拉低 SDA，最后拉低 SCL。P2OUT &= 0xf9是清掉 bit1、bit2 的输出值，保证后面切输出时输出的是 0 而不是残留的 1。参数上，0xFD是1111 1101，只清 bit1；0xFB是1111 1011，只清 bit2；0x02和0x04分别置位 bit1、bit2。这套掩码写法在 MSP430 上很常见，移植到 STM32 就要换成 BSRR/BRR 或者 HAL 的引脚操作。

3.2 单字节收发与 ACK 检测

发送一个字节是标准的 MSB first 移位：tmp从0x80开始，每次右移一位，用data_out & tmp判断当前位是 1 还是 0，分别调send_one()或send_zero()。接收则反过来，每个时钟周期读P2IN & 0x02，为高就把对应位置 1。

// 发送单字节，MSB 先行 void send_char(unsigned char data_out) { unsigned char i, tmp = 0x80; for (i = 0; i < 8; i++) { if ((data_out & tmp) > 0) send_one(); else send_zero(); tmp /= 2; // 等价于右移一位 } } // 检测从机应答：拉低 SDA 后释放，看从机是否拉低 void iic_ACK(void) { ack_flag = 0x00; P2DIR &= 0XFD; // 释放 SDA，上拉为高 IIC_Delay(); P2DIR &= 0XFB; // SCL 拉高 IIC_Delay(); while ((P2IN & BIT1) == BIT1); // 等待从机把 SDA 拉低 P2DIR |= 0X04; // SCL 拉低 IIC_Delay(); }

iic_ACK里那个while是死等，从机不应答就会卡死。实际项目里我一般会加超时计数，超过几千次循环就返回错误码，否则一颗虚焊的 EEPROM 能让整个固件挂起。ack_flag这个变量在资料里赋了 0 但没后续使用，属于遗留代码，移植时可以删掉。IIC_Delay里三个_NOP()是给老器件留的时序余量，现在 24C256 普遍支持 400kHz，这个延时偏保守，但保守不会错。

3.3 连续写与连续读的完整时序

写连续数据的流程是：起始 → 发设备地址0xA2（写）→ 等 ACK → 发地址高字节 → 等 ACK → 发地址低字节 → 等 ACK → 循环发数据 → 停止 → 延时 10ms 等内部写周期完成。0xA2是 7 位地址0x51左移一位再加写位 0，读操作则是0xA3。

// 连续写：addr 为 16 位地址，number 为字节数 void WriteNbyte(unsigned char *p, unsigned int addr, unsigned char number) { start_IIC(); send_char(0xa2); // 设备地址 + 写 iic_ACK(); send_char(addr / 256); // 地址高字节 iic_ACK(); send_char(addr % 256); // 地址低字节 iic_ACK(); do { send_char(*p); p++; iic_ACK(); } while (--number); stop_IIC(); delay(10); // 等待内部写周期，典型 5ms }

delay(10)这个 10ms 是血泪经验值：24C256 的写周期典型 5ms、最大可能到 10ms，写太密会丢数据。连续读则要先做一次“哑写”设置地址指针，再发起始和0xA3切到读模式，最后一个字节前发 NACK 告诉从机别再发了，然后停止。

// 连续读：先哑写设地址，再重启读 void ReadNbyte(unsigned char *p, unsigned int addr, unsigned char number) { start_IIC(); send_char(0xa2); // 哑写，只为设置地址指针 iic_ACK(); send_char(addr / 256); iic_ACK(); send_char(addr % 256); iic_ACK(); start_IIC(); // 重复起始 send_char(0xa3); // 设备地址 + 读 iic_ACK(); do { *p = read_char(); p++; if (number != 1) S_ACK(); // 非最后一字节回 ACK } while (--number); iic_NACK(); // 最后一字节回 NACK stop_IIC(); }

if (number != 1)这个判断是连续读的关键：主机每读完一个字节要回 ACK 表示“继续”，读完最后一个要回 NACK 表示“停”，回错了从机会继续输出或者提前释放总线。S_ACK和iic_NACK的区别就在最后 SDA 的电平，前者拉低，后者保持高。

4. 避坑与排查：五个让数据静默出错的细节

4.1 现象：写 30 字节帧，第 3 帧开始数据错位

原因：帧长 30 不是 64 的约数，按 30 递增地址，第 3 帧起始地址 60，60+30 跨过 64 边界，后 26 字节回卷覆盖本页开头。解决：按 32 字节对齐存储，帧长补零到 32，地址按 32 递增，addr = frame_index * 32，永远不跨页。

4.2 现象：连续写后立刻读，读回旧数据

原因：EEPROM 内部写周期未完成，器件不响应总线，读操作拿到的是上一次的内容。解决：每次写后固定延时 10ms，或者用 ACK 轮询（发设备地址看是否应答）替代固定延时，后者更快但代码多几行。

4.3 现象：iic_ACK里的 while 卡死，整机无响应

原因：从机没应答，死等循环没有出口，常见于 EEPROM 虚焊、地址配错、上拉电阻缺失。解决：加超时计数，超过阈值返回错误码；同时用万用表确认 SDA/SCL 静态为高，排除上拉问题。

4.4 现象：移植到 3.3V MCU 后通信时好时坏

原因：这套代码依赖外部上拉和引脚方向切换模拟开漏，换平台后上拉阻值、引脚电容、时钟频率都变了，_NOP()延时不够。解决：按新平台主频重算延时，上拉取 4.7kΩ 左右，先用 100kHz 跑通再往上提。

4.5 现象：地址算对了，但高字节低字节发反

原因：addr / 256和addr % 256的顺序写反，24C256 要求先高后低。解决：固定写成先addr >> 8再addr & 0xFF，并在注释里标明 high/low，别用除法和取模让人误读。

5. 二次开发：把这份代码改成可复用的存储层

这套代码是裸机风格，函数直接操作 P2 口，移植性差。我一般会做三层改造：最底层抽成i2c_bitbang_port.c，只保留sda_high/sda_low/scl_high/scl_low/sda_read五个函数指针；中间层是ee24c256.c，实现ee_write(addr, buf, len)和ee_read(addr, buf, len)，内部处理跨页拆分；最上层是业务帧层，负责 32 字节对齐和帧索引到地址的映射。

跨页拆分的核心逻辑是这样：

// 按页边界拆分写入，避免回卷 int ee_write(unsigned int addr, const unsigned char *buf, unsigned int len) { while (len > 0) { unsigned int page_left = 64 - (addr % 64); // 本页剩余空间 unsigned int chunk = (len < page_left) ? len : page_left; if (WriteNbyte((unsigned char *)buf, addr, chunk) != 0) return -1; // 写失败 addr += chunk; buf += chunk; len -= chunk; } return 0; }

page_left算出当前地址到页尾还有多少格，chunk取剩余长度和页剩余空间的较小值，保证每次写都不跨页。这样上层传任意长度、任意起始地址都不会回卷，代价是可能多几次写周期。验证方法很土但有效：写完之后整片读回，和源缓冲区做memcmp，再故意从地址 60 开始写 10 字节，确认 64 之后的数据没被覆盖。

改造时还有两个习惯值得保留。一是所有写操作后跟一次读回校验，EEPROM 的写失败是静默的，不校验等于没写；二是把设备地址0xA2/0xA3做成宏，因为 24C 系列不同容量的地址引脚接法不同，换芯片时只改一处。从那以后我每次接 EEPROM 项目，都强制先写一个跨页测试用例跑一遍，再动业务代码。希望帮到你。

本文还有配套的精品资源，点击获取