两路电源并到同一块板子上，怎么让它们互不打架、谁掉电另一个立刻顶上、中间又不想白白烧掉几瓦功率——这就是ORing 多电源切换要解决的事。它不是什么高深算法，纯粹是硬件工程师在电源入口处做的一道“单向阀 + 快速换道”的功夫：适配器和电池同时接着，谁电压高谁供电，同时严禁电流倒灌回另一路；主电源一断，备份电源在毫秒甚至微秒级接管，负载端的 MCU 不许复位、继电器不许抖。小到一块带纽扣电池的计时板，大到双路直流输入的工业控制器、通信设备、服务器电源模块，都绕不开这套逻辑。这篇东西适合三类人看：刚接手电源入口电路、还在用肖特基二极管“先凑合”的新人；被倒灌和切换跌落折腾过、想搞清楚为什么的老手；以及需要给项目定一个可复用 ORing 方案的负责人。下面全部基于实际板子上跑过的方案来讲，参数怎么算、坑在哪、怎么测，都摊开说。

1. 先把场景说清楚：ORing 到底在解决什么问题

1.1 四种真实会碰到多电源的场景

第一种是主备切换。设备正常由适配器或主直流母线供电，主电掉了由备份电池顶上，典型如带备用电池的工业表计、车载设备、安防终端。这种场景的关键诉求是“不断电”，切换过程输出电压跌落要控制在负载允许的范围内，比如后端是一颗 3.3V LDO，输入跌落不能低于 4.3V，否则输出跟着掉、MCU 复位。

第二种是冗余并联。两路电源同时在线、共同分担负载，任何一路挂掉另一路立刻扛满。这常见于通信设备、存储设备、工业控制机架。它的难点不在切换，而在均流——两路输出电压不可能绝对相等，谁高谁多扛，做不好就是一路满载发烫、另一路几乎空转。

第三种是容量扩展。多块电池或多个电源模块并联，为了带更大的负载。这种和冗余并联长得像，但目的不同：冗余要求单路能扛满，扩展只要求合起来够用，所以对均流精度的要求反而低一些。

第四种是维护不断电。设备在运行，你要换掉其中一路电源模块或电池，插拔过程不能影响输出。这时 ORing 不只是切换，还牵扯热插拔浪涌抑制、插拔瞬间的母线扰动。

这四种场景在电路上的形态接近，但指标侧重完全不同。我见过不少项目直接拿冗余并联的方案去做主备切换，结果一路断电时另一路因为均流环的存在反而反应迟钝，输出电压跌了一大截。先定场景，再定拓扑，这个顺序不能反。

1.2 为什么不能把两路电源直接并在一起

新手最容易犯的错就是“两路都是 5V，并起来不就完了”。后果分三种情况。

如果两路电压完全相等、走线阻抗也完全相等，理论上能均流，但现实中不可能——器件容差、线长差异、温度差异，随便哪个都会让其中一路多扛。多扛的那路温度升高，如果是线性稳压输出或电池，输出特性还会进一步变化，形成正反馈。

如果两路电压不等，比如一路 5.1V、一路 4.9V，那 5.1V 那路会一边给负载供电，一边通过 4.9V 那路的输出级倒灌。倒灌电流大小取决于两路的等效内阻，可能是几百毫安，也可能是几安。倒灌进 DC-DC 的输出端，轻则把对方的输出电容顶着、让它的反馈环失控，重则直接击穿对方的同步整流管。

最严重的是故障扩散：一路电源内部短路，另一路会毫不犹豫地把全部能量灌进去，结果本来只坏一个模块，最后烧两个。

所以中间必须有个“只许出不许进”的东西。二极管是最朴素的实现，MOSFET 是更高效的实现，控制器是让 MOSFET 变得可控、可诊断的实现。这三者的取舍，就是下一节要讲的选型问题。

1.3 四个必须提前定下来的指标

正向压降与导通损耗。这直接决定散热和效率。5V/8A 的场合，0.4V 压降就是 3.2W，一个小 SMB 封装根本扛不住；换成 5mΩ 的 MOS，压降只有 40mV、损耗 0.32W，差了十倍。

反向阻断能力。要看两件事：反向漏电流有多大，以及从“正向导通”翻转到“反向阻断”需要多久。前者影响待机功耗和电池寿命，后者决定倒灌的电荷量。

切换时间与输出电压跌落。负载端的电容能撑多久，决定了你允许多慢的切换。μs 级切换几乎无感，ms 级切换就要靠负载端大电容兜底。

静态电流。电池备份的场景里，主电断开后控制器本身还在耗电，这个数字往往是 μA 级的较量。

指标定完再选拓扑，选完拓扑再算参数，顺序不能乱。

2. 方案选型：从肖特基到理想二极管，钱花在哪

2.1 肖特基二极管 ORing：最便宜，也最容易翻车

两颗肖特基，阳极各接一路输入，阴极并在一起输出。原理简单到不需要解释，成本几毛钱，没有控制逻辑也就没有逻辑失效的风险。它在小电流、低压差要求不高的场合依然是首选，比如 5V/500mA 的辅助电源、RTC 备份电池切换。

问题在压降。肖特基的正向压降随电流和温度上升，1A 时约 0.35V，3A 时能到 0.5V 甚至更高，而且温度越高压降越大（这一点和 MOS 相反）。5V 输入被吃掉 0.5V，后端 LDO 的裕量立刻紧张；如果是 3.3V 系统，两路各掉 0.4V，剩下 2.9V 给后端，很多器件就不工作了。

第二个问题是反向漏电流。肖特基的反向漏电随温度指数上升，25℃ 时几十 μA，85℃ 时可能到几 mA。电池备份场景下，这个漏电流常年挂在电池上，是实打实的自放电。

第三个问题更隐蔽：二极管没有“关断”这个动作。它的方向性来自物理结构，不存在延迟，但也不存在诊断。你不知道当前是哪一路在供电，也不知道另一路是不是已经挂了。

2.2 P 沟道 MOS 直接 ORing：省了压降，埋了雷

用一个 P 沟道 MOS 替代二极管，源极接输入，漏极接输出，栅极通过电阻拉到地（或受控拉低）。输入为正时，体二极管先导通，随后沟道导通把压降拉低到 I×Rds(on)，5mΩ 的管子 3A 下只有 15mV。

省事，但有两个硬伤。第一，没有反向阻断能力。当输出端电压高于输入端时，MOS 的体二极管会正向导通，电流照样倒灌，你只是把二极管的压降换成了体二极管的 0.7V，倒灌反而更严重。要真正阻断，必须背靠背两颗 MOS（共源或共漏），用一组互补驱动同时控制。

第二，栅极驱动电平不会自适应。输入 5V 时栅极拉地，Vgs=-5V，够用；输入 24V 时 Vgs=-24V，超过大多数 MOS 的 ±20V 极限，必须加分压或稳压钳位；输入 2.5V 时 Vgs=-2.5V，可能刚刚跨过阈值，Rds(on) 远达不到手册值，管子发烫。

所以 P-MOS 直驱只适合输入电压固定、且不需要反向阻断的场合。真正要做得稳，还是得上控制器。

2.3 N 沟道 MOS + 理想二极管控制器：主流方案

这是目前最通用的做法：N 沟道 MOS 放在低边或高边（高边更常见，因为共地），控制器负责三件事——把栅极驱动到高于输入电压（电荷泵或自举）、监测 MOS 两端压降判断电流方向、一旦检测到反向电流立刻把栅极拉低关断。

它比肖特基强在压降和诊断，比 P-MOS 直驱强在反向阻断和自适应。代价是多了个器件、多了几个外围、多了一块布局面积。

选这类控制器，我一般盯五个参数：

还有一类器件是把“两路输入 + 优先切换 + 限流 + 状态指示”全集成进去的电源多路复用器，外围极简，适合空间紧、数量大的产品。缺点是灵活性差，切换阈值、限流点往往是固定档位，遇到非标需求就难受。

2.4 优先切换型：不只是 ORing，还要有“主次”

纯 ORing 是“谁高谁上”，天然没有优先级。但很多产品的要求是“适配器插着就用适配器，拔了才用电池”，哪怕电池电压更高也不能让电池放电。这时需要的是带优先级的电源多路复用：控制器检测主路是否有效（在 UVLO/OVP 窗口内），有效就强制断开备路，无效才切到备路。

实现方式有两种。一种是用带 priority 引脚的专用多路复用器；另一种是自己用比较器 + 逻辑搭，控制两个 ORing 通道的使能。后者灵活，但要自己处理切换死区——两路同时关断的那几微秒，输出全靠电容撑着，容易掉出负载的工作范围。

还有一种折中做法：主路走 ORing，备路串一个受控开关，主路有效时备路断开，主路失效时备路导通。这样主路的低损耗特性和备路的可控性都能保住。

3. 手算一遍：压降、损耗、温升与关断时间

3.1 导通损耗：别只看 25℃ 的 Rds(on)

MOS 的导通电阻随结温上升，硅器件大致是每升高 1℃ 增加 0.3%~0.5%，从 25℃ 到 125℃，Rds(on) 会涨到 1.4~1.8 倍。手册首页那个漂亮的 5mΩ 通常是 25℃、Vgs=10V 的测试值，实际工况下要按 1.5 倍甚至 2 倍估。

导通损耗：

P_cond = I_rms² × Rds(on)_hot

以一个 5V/8A 的输出为例，选一颗 25℃ 下 Rds(on)=6mΩ（Vgs=4.5V）的 MOS，按 1.6 倍折算到高温，得到 9.6mΩ，损耗 = 64 × 0.0096 ≈ 0.61W。同场景下用 0.45V 压降的肖特基，损耗 = 8 × 0.45 = 3.6W，差了近六倍。

3.2 温升：热阻这笔账要算到底

温升 ΔT = P × (Rθ_ja)，其中 Rθ_ja = Rθ_jc + Rθ_cs + Rθ_sa。Rθ_jc 查手册，Rθ_cs 取决于导热垫，Rθ_sa 取决于散热面积和风道。

上面那颗 MOS，如果封装 Rθ_jc=2℃/W，用 1mm 导热垫 Rθ_cs≈1.5℃/W，PCB 上铺 2cm² 铜箔做散热 Rθ_sa≈40℃/W（无风、自然对流），那么：

ΔT = 0.61 × (2 + 1.5 + 40) ≈ 26.5℃

环境 55℃ 时结温约 81.5℃，还有余量。如果换成两颗并联分担电流，单颗损耗降到 0.16W，温升只有 7℃，这就是为什么大电流 ORing 经常看到 MOS 并联。

但并联不是随便并的。MOS 并联会自动均流吗？在导通状态下，正温度系数让它们有自平衡趋势（温度高的 Rds(on) 大、分到的电流小），但前提是两颗管子的 Vgs 一致、走线阻抗一致。栅极驱动必须各自串电阻、分别走线，源极和漏极的功率路径要对称，否则动态过程中会出现电流严重不均。

3.3 反向关断：倒灌电荷才是真凶

反向关断时间 t_off 决定了两件事：一是有多少电荷从输出倒灌回输入，二是输入母线会被抬多高。

倒灌电荷量粗略估算为 Q ≈ I_load × t_off。8A 负载、t_off=2μs，倒灌电荷 16μC，如果输入端只有 10μF 电容，母线电压会被抬高 ΔV = Q/C = 1.6V。这个抬压如果超过了输入侧器件的耐压，就是器件损坏；如果只是抬到输入电容的耐压边缘，长期下来也是老化加速。

所以输入端的电容不能省，而且要用低 ESR 的陶瓷电容靠近 MOS 放置。很多项目把输入电容放到板子另一头，走线电感让这个抬压变成振铃，示波器上一看尖峰能到额定值的两倍。

3.4 一个完整算例（附计算脚本）

需求：双路 5V 输入，单路最大 8A，环境 55℃，允许切换时输出跌落 ≤ 200mV，负载端电容 220μF。

决策：选 N 沟道 MOS + 理想二极管控制器，MOS 规格 30V/60A、Rds(on)@4.5V=6mΩ，单颗。负载端电容 220μF、8A 时，允许跌落 200mV 对应的支撑时间 t = C×ΔV/I = 220μ×0.2/8 ≈ 5.5μs。也就是说控制器的关断 + 另一路的开启，总时间必须小于 5.5μs，否则输出会掉出窗口。这个数字直接决定了选型：要选反向关断在 1μs 以内、开启上升沿可控的控制器，并且两路的开启不能有死区。

用一段 Python 把上面的账算清楚，改参数就能复用：

# ORing 通道损耗与温升快速估算 I_load = 8.0 # 负载电流 A Rds_25 = 0.006 # 25℃ 导通电阻 Ω k_hot = 1.6 # 高温折算系数 Rth_jc = 2.0 # 结到壳 ℃/W Rth_cs = 1.5 # 壳到散热器 ℃/W Rth_sa = 40.0 # 散热器到环境 ℃/W T_amb = 55.0 # 环境温度 ℃ C_out = 220e-6 # 负载端电容 F V_drop = 0.2 # 允许跌落 V Rds_hot = Rds_25 * k_hot P_cond = I_load**2 * Rds_hot T_j = T_amb + P_cond * (Rth_jc + Rth_cs + Rth_sa) t_hold = C_out * V_drop / I_load print(f"高温导通电阻: {Rds_hot*1000:.2f} mΩ") print(f"导通损耗: {P_cond:.3f} W") print(f"估算结温: {T_j:.1f} ℃") print(f"允许切换时间: {t_hold*1e6:.2f} μs")

跑出来：Rds_hot=9.6mΩ、损耗 0.614W、结温 81.5℃、允许切换 5.5μs。三个数字互相牵制——想把结温压下去就并联 MOS 或加铜箔，想把切换时间放宽就加大输出电容，想把损耗降下来就换更低 Rds(on) 的管子。工程上的取舍就在这三者之间来回拉。

4. 原理图落地：五个决定成败的细节

4.1 控制器的偏置电源从哪取（最容易翻车的地方）

这是我在项目里见过最多、也最隐蔽的坑。很多人顺手把控制器的 VCC 接到其中一路输入上，觉得反正两路都有电。结果那一路断电的瞬间，控制器自己也断电了，栅极驱动消失，MOS 关断——但此时另一路还没来得及接管，输出直接塌掉，负载复位。更糟的是控制器掉电后重新上电有个启动时间，这段时间里两路都是关的。

正确做法是控制器偏置取自 ORing 之后的输出母线，或者用一组小信号二极管把两路“或”起来再给控制器。前者最稳，因为输出母线在切换过程中始终有电容支撑；后者要注意二极管的反向漏电在高温下会不会把某一路的偏置拉低。

还有一种情况：控制器的工作电压范围是 4.5~36V，但系统输入最低会掉到 3.8V（电池放电末期），这时控制器已经进入 UVLO，栅极驱动不足，MOS 工作在线性区，Rds(on) 飙升，几安培的电流就能把它烧了。这种“低压大电流”的组合必须提前算，不能等调试时才发现。

4.2 输入保护与热插拔：浪涌比稳态更凶

输入端至少要放 TVS 加一个合理的输入电容。TVS 的钳位电压要低于 MOS 的耐压，且要考虑浪涌电流下的钳位抬升。24V 系统里常见的是用 33V 左右的 TVS 保护 40V 的 MOS，留出余量。

如果支持热插拔，还得考虑插拔瞬间给输入电容充电的浪涌电流。一个 100μF 的输入电容，从 0 充到 24V，如果没有任何限制，瞬间电流能到几十安培，足以把连接器打黑、把前级电源拉垮。解决办法是加热插拔控制器或简单的 RC 软启动，把 dV/dt 控制在可接受范围，比如 1V/ms，那么 24V 需要 24ms 充满，浪涌电流被限制在 C×dV/dt = 100μ×1000 = 100mA。

别小看这个 RC，它还会引入一个副作用：上电时输出电压上升变慢，如果后级有 UVLO 门槛，可能出现“输出到了阈值但上升沿太缓，后级反复启停”的现象。用带使能迟滞的后级，或者在上电完成后用 MOS 把软启动电阻短路掉。

4.3 栅极驱动、软启动与 dV/dt 控制

栅极回路要短、要小。电荷泵的输出到栅极之间的走线尽量控制在一两厘米以内，栅极串一个 10~100Ω 的电阻抑制振铃，同时在栅源之间并一个 10k~100k 的下拉电阻，防止控制器未上电时栅极浮空导致 MOS 误导通。

软启动的作用不只是减小浪涌。两路 ORing 同时上电时，如果没有软启动，输出电压会以极快的速度建立，负载端的大电容被瞬间充满，这个冲击电流会流过 MOS，也会在母线上产生一个很深的凹陷。用 dV/dt 控制把上升时间拉到几毫秒，冲击电流就平滑了。

注意：软启动时间不是越长越好。太长会让后级在上电过程中反复尝试启动，尤其是带 UVLO 的 DC-DC，可能在输出电压爬到一半时就认为自己该工作了，结果输入不够、输出掉、再重启。一般控制在 5~20ms 比较稳妥，具体看后级的启动特性。

4.4 电流检测与均流：想并联就得面对的问题

如果只是主备切换，不需要均流，检测电流的目的只是做过流保护和状态上报。用一个采样电阻加差分放大器就够，采样电阻的功耗要算进去：10A 通过 1mΩ 就是 0.1W，还要考虑运放的共模范围能不能到母线电压。

如果是冗余并联，均流就必须做。最简单的做法是主动均流环：检测两路电流，误差放大后微调其中一路的栅极电压，让它的 MOS 工作在线性区，人为增加一点导通电阻来平衡电流。这个做法的代价是损耗增加，因为线性区意味着额外的压降。

另一种是被动均流，靠 MOS 的正温度系数自平衡，前提是两路完全对称。实测下来，被动均流的偏差在 10%~20% 是常态，要求高的场合不够用。

我个人的经验是：如果负载允许单路满载运行，就别做均流。让一路主供、另一路待命，逻辑简单、效率高、故障模式清晰。均流只在“单路扛不住、必须两路一起上”的时候才值得做，因为均流环本身就是一个稳定性问题源。

4.5 布局：大电流路径的每一毫米都算数

ORing 的功率路径通常是从连接器进来到 MOS，再到输出母线。这段路径上的寄生电阻会直接叠加到导通损耗上。1oz 铜、1mm 宽、10mm 长的一段走线，电阻大约 0.5mΩ，8A 下就是 32mV 压降、0.26W 损耗——看起来不多，但和 MOS 本身的 0.6W 加起来，已经不容忽视。

做法很直接：功率走线尽量宽，能铺铜就铺铜，能多层并联就多层并联，过孔一次打五六个。检测点用开尔文接法，从 MOS 的源极和漏极焊盘内侧单独引线出来，避开大电流路径上的压降干扰，否则控制器测到的压差里混进了走线电阻，反向关断的阈值判断就会偏。

散热方面，MOS 的散热焊盘下面要打满过孔连到内层或背面的铜皮，这是最便宜的散热手段。栅极驱动回路和功率回路要分开走，避免开关瞬间的 di/dt 耦合到敏感的检测线上。

小信号部分，控制器的地要单点接到功率地的安静处，别让 8A 的回流从控制器的地线上走。这个道理谁都懂，但画板子的时候，尤其是多层板，很容易就让返回电流从信号地下面窜过去了。

5. 调试实录：那些数据手册上不会写的问题

5.1 上电瞬间的倒灌与母线抬高

现象：两路电源同时上电，其中一路先到，另一路还没建立，结果先到的那路通过 MOS 的体二极管倒灌进未建立的那路，把它的输出电压顶起来。如果那一路的输出端接的是 DC-DC 或者 LDO，输出被顶着，反馈环会认为输出过高，出现异常。

原因：MOS 在控制器上电之前是关断的，但体二极管永远在。只要输出端电压高于输入端，体二极管就导通。

解决：一是在输入端加一个受控的隔离开关，控制器上电前它是断开的；二是保证两路的启动时序，让输出电压低的那路后启动；三是选带背靠背结构的方案，体二极管被反向的那颗 MOS 挡住。

我在一个双电池并联的项目上遇到过更刁钻的版本：两路都上电完成、正常工作，其中一路突然被拔掉，拔掉的瞬间因为线缆电感，输入端出现负压振铃，MOS 的体二极管在负压期间反向导通，把输出母线的能量抽走一小部分。示波器上看是输出上一个 200mV 的凹陷。加了一颗 TVS 和 RC 缓冲之后才压住。

5.2 切换瞬间的跌落与后级复位

现象：主电断开，备电接管，输出跌落了 800mV，后级 MCU 复位。

排查顺序是这样的。先量输出电压波形，确认跌落的深度和持续时间；再量两路的栅极波形，看备路的开启比主路的关断晚了多少；最后算负载端电容在这个电流下能撑多久。

常见原因有三个。一是死区：主路关断和备路开启之间有延迟，两路都关的那段时间全靠电容撑。二是控制器偏置取自被切掉的那一路，前面讲过，控制器自己也失电了。三是备路开启太慢，栅极驱动电流不足或者软启动设得太长，MOS 缓慢进入导通，期间工作在线性区，压降大。

对应的改法：把两路驱动的时序做成“先开后关”（make-before-break），让备路先导通再断开主路，代价是短暂的两路并联，需要它们电压接近且都能承受短时环流；或者加大输出电容，把支撑时间拉长；或者换开启更快的控制器。

5.3 轻载振荡与反复切换

现象：负载很轻（比如 10mA），输出电压在两路之间来回跳，示波器上能看到周期性的一两百 mV 波动，继电器或 MOS 反复动作，有轻微的音频噪声。

原因：控制器的正向压差调节是一个闭环，轻载时 MOS 两端压差很小，接近比较器的阈值，噪声就能让它反复翻转；如果两路电压又非常接近（差几十 mV），情况会更明显。

解决：给比较器加迟滞，一般 20~50mV 就够；或者在轻载时强制锁定当前通道，不再做动态判断；也可以在输出端加一个最小负载（几百 μA 到几 mA），把工作点推离阈值区。

提示：迟滞不能加太大，否则两路电压接近时会出现“该切不切”的情况，主路已经掉到 4.5V 了还不切，后级先崩了。迟滞的量级要和两路电压的正常差异匹配。

5.4 过热与降额

现象：满载运行半小时后，MOS 外壳温度到 110℃，效率比预期低两个点。

先查是不是 Rds(on) 用错了。手册首页的 6mΩ 是 Vgs=10V 的值，而你用的是 4.5V 驱动，实际可能是 9mΩ；再乘上高温系数 1.6，就是 14.4mΩ，比预期高了一倍多。

再查栅极驱动电压够不够。用示波器看 Vgs 的实际波形，如果只有 3.5V，说明电荷泵能力不足或者被负载拉低了，MOS 没完全开通，工作在线性区。

最后查散热路径。用热像仪看，如果热点集中在 MOS 本体而铜箔是凉的，说明散热焊盘的过孔不够或者焊接有空洞。

5.5 问题速查表

6. 测试验证与量产：别让实验室的板子骗了你

6.1 必测项清单

静态参数：两路分别单独上电时的输出电压、正向压降、静态电流。压降要在满载和轻载两种条件下都测，因为控制器的调节特性在两个区间可能不一样。

切换动态：主路断电、主路恢复、备路断电、备路恢复，四种组合都要测，每种至少测十次，看跌落深度和恢复时间的一致性。用电子负载做阶跃，从 10% 到 100% 来回跳，观察切换逻辑会不会误动作。

反向阻断：把输出端用一个外部电源顶到比输入高 1V，测输入端有没有电流。这个测试能直接暴露体二极管倒灌的问题，很多方案在这一步才现原形。

效率曲线：从 5% 到 100% 负载扫一遍，记录输入功率和输出功率。轻载效率往往被忽略，但电池备份场景下它决定了待机时间。

温升：满载、最高环境温度、最不利风道，跑够热平衡（一般 30 分钟以上），记录 MOS 壳温、结温估算值、PCB 热点。

浪涌与热插拔：反复插拔输入连接器，每次间隔几秒，做上百次，看连接器和 MOS 有没有损伤。用电流探头抓插入瞬间的浪涌峰值。

6.2 边界条件才是问题高发区

实验室里室温 25℃、电源稳定、负载恒定，什么都好说。真正出问题的是边界：输入电压掉到 UVLO 门槛附近来回抖、环境温度到 70℃、两路电压差只有 20mV、负载在轻载和满载之间快速跳变。

我吃过的一次亏是在低温。常温下切换正常，-20℃ 时某颗电容的容量掉了 40%，负载端撑不住那几微秒的死区，输出掉了 300mV，后级复位。低温试验一定要做，而且要测最坏组合：最低输入电压 + 最低温度 + 最大负载 + 最短切换时间。

6.3 量产一致性怎么保证

ORing 电路的一致性风险主要来自三处：MOS 的 Rds(on) 批次差异（通常 ±10%）、控制器的阈值差异、以及焊接质量（散热焊盘的空洞率）。

对策是：把 MOS 的损耗按最坏情况（Rds(on) 上限 × 高温系数）算温升，留足余量；控制器的切换阈值在来料检验时抽测；散热焊盘的空洞率做 X 光抽检。

功能测试上，产线不可能每台都做完整的切换波形分析，但可以做一个简化版：用继电器模拟主路通断，测输出电压是否始终在窗口内，用一个比较器电路输出 PASS/FAIL。这个测试十秒钟能做完，能挡住绝大部分装配和器件问题。

7. 一些我自己的取舍习惯

做了几个项目之后，我在 ORing 这块形成了几个比较固定的习惯，不一定最优，但踩过的坑少。

第一，能用单路主供 + 单路备份，就不做并联均流。均流环是为了解决“单路扛不住”的问题，如果单路能扛，多出来的那套环只会带来稳定性风险和调试时间。

第二，控制器偏置永远从输出母线取。这条已经变成我的硬性规则，不管项目多赶，都不从输入侧取电。多花一颗二极管和一个电容，省掉的是几天排查时间。

第三，输入端电容按倒灌电荷反推。先算最坏情况下的倒灌电荷 Q = I × t_off，再用 Q/ΔV_allow 算出最小电容，最后乘 1.5 倍。这个算法比“凭感觉放 10μF”靠谱得多。

第四，切换时间的指标一定要落在纸上。不是“越快越好”，而是明确写“切换过程输出电压跌落不超过 200mV、持续时间不超过 5μs”，然后拿这个指标去倒推电容、驱动和器件选型。指标模糊，方案就没法收敛。

第五，样机阶段就把反向阻断测了。别等到量产前才想起来，那时候改板子的代价是几个月。

最后提一句后续可以扩展的方向：如果产品要做多路（三路以上）的优先级管理，纯硬件 ORing 会变得很臃肿，这时候可以考虑用一颗小 MCU 做状态机和时序控制，硬件只保留 ORing 通道，逻辑交给软件，改起来灵活得多。代价是要处理软件失效的场景——至少保证软件挂了的时候，硬件 ORing 还能维持最基本的供电，别让整个系统因为一个逻辑错误而断电。