简介：这份资源是电工电子基础实验B中「计数与分频电路」的完整实验报告，面向具备基础电路知识的高校计算机及电子类专业学生与初学者，帮助其掌握计数器设计、整数分频与序列信号生成的设计思路与波形验证方法。报告围绕CB4CLE计数器展开，分别用置零法和置最大数法设计M=7计数器，设计N=5整数分频电路，并借助数据选择器产生「1110010」序列信号，配有状态转移表、反馈函数推导、原理图及ISE 14.7仿真与示波器波形记录，便于对照复盘反馈逻辑与时序特性。资源包共1个PDF文件，约7.87MB，内容完整、图文对应，适合按章节逐步实践。目前已有259人学习，可作为数字电路实验预习、报告撰写与查漏补缺的参考材料。

1. 从一份“波形对不上”的实验报告说起

数字电路实验里最容易翻车的瞬间，不是原理图画错，而是仿真波形跑出来跟手绘对不上——时钟在跳，输出却卡在某个状态不动，或者计数序列莫名其妙多跳了一拍。计数与分频电路设计及仿真这类题目，表面上是画几个触发器、连几根线，真正拉开差距的是对反馈逻辑和时序特性的把控。这份方案面向需要交电工电子实验报告、课程设计的学生，也适合想快速复现一套完整数字电路设计流程的从业者。它把 M=7 计数器、N=5 分频电路和“1110010”序列发生器三块内容串成一条线，从状态转移表推到原理图，再落到 ISE 14.7 仿真和示波器实测，每一步都有可对照的波形依据。

2. 需求拆解与器件选型：三块电路各自解决什么问题

2.1 从实验目标反推设计约束

这套实验的核心诉求可以拆成三条：用 CB4CLE 计数器分别以置零法和置最大数法实现 M=7 计数；设计 N=5 的整数分频电路；用数据选择器配合模 7 计数器产生“1110010”序列。三条诉求对应三种不同的设计思路，但共享同一套底层能力——把状态转移表翻译成反馈函数，再把反馈函数落到门级连接上。

先看约束条件。CB4CLE 是一个四位二进制同步计数器，带置数端 D3D2D1D0、清零端和使能端。M=7 意味着有效状态是 0 到 6 共七个，第七个时钟沿到来时必须回到 0。置零法的思路是让计数器自然计到某个状态时产生清零信号，置最大数法则是在计到特定值时把最大数（这里是 15）置入，利用溢出回绕。两种方法殊途同归，但反馈逻辑的写法完全不同，这也是实验要求两种都做的原因——逼你理解“模”的本质不是数到几，而是状态空间怎么闭合。

N=5 分频本质上是模 5 计数，输出取最高位或者某一位的翻转沿作为分频时钟。这里有个容易混淆的点：分频比 N=5 指的是输出周期是输入周期的 5 倍，对应模 5 计数器，不是模 4。序列发生器则是模 7 计数器驱动八选一数据选择器，计数器的七个状态依次选中 D0 到 D6，把“1110010”按位预置进去即可。

2.2 为什么选 CB4CLE 加八选一数据选择器

器件选型不是随便挑的。CB4CLE 的优势在于置数和清零都是同步的，反馈信号在时钟沿到来时才生效，不会出现异步清零那种毛刺导致的误翻转。八选一数据选择器（如 74 系列或 FPGA 内部 LUT 实现）的地址端正好三位，跟模 7 计数器的三个输出位天然匹配，不需要额外的译码逻辑。

软件侧用 ISE 14.7，这是这套实验箱配套的经典工具链。它的原理图输入方式对初学者友好，综合后的 RTL 视图能直接看到门级连接，配合 ISim 仿真可以逐拍对照波形。UCF 约束文件负责把原理图端口映射到 FPGA 引脚，这部分在附录里单独列出，说明实验确实走了完整的“设计—综合—实现—下载”流程，不是纯仿真交差。

提示：CB4CLE 的置数端和清零端优先级在不同资料里写法不一，动手前先查器件手册确认同步还是异步，这直接决定反馈信号要不要打一拍。

2.3 三块电路之间的复用关系

三块电路不是孤立的。M=7 计数器的设计经验直接复用到序列发生器——后者就是前者加一个数据选择器。N=5 分频电路虽然模数不同，但置零法的反馈函数推导流程完全一致：列状态转移表、找终止状态、写反馈表达式、连门电路。把这三块放在一份报告里，实际上是在训练同一套方法在不同模数、不同输出需求下的迁移能力。理解了这一点，后面看原理图就不会觉得是三张互不相干的图。

3. 计数器设计：置零法与置最大数的反馈逻辑推导

3.1 置零法设计 M=7 的状态转移与反馈函数

置零法的操作路径是：让计数器从 0 开始正常计数，计到 6 时下一个时钟沿回到 0。状态转移表如下：

反馈信号在计到 0110 时有效，下一个时钟沿把计数器拉回 0000。用最小项表示，反馈函数取 Q2 和 Q1 的与：L = Q2·Q1。因为 0110 中 Q2=1、Q1=1，其余有效状态这两个位不会同时为 1。把这个信号接到同步清零端，电路就闭合了。

原理图连接上，CB4CLE 的 Q2 和 Q1 各引出一根线进与门，与门输出接清零端。置数端 D3D2D1D0 全部接地（置 0），使能端拉高保持计数。这里的关键是清零必须用同步端，如果用异步清零，0110 状态会一闪而过，波形上出现窄脉冲，手绘波形和仿真对不上多半是这里出的问题。

3.2 置最大数法的状态回绕与门级实现

置最大数法换了个思路：计数器计到 6 时，不清零，而是把 15（1111）置入，下一个时钟沿自然溢出回到 0。状态转移表变成：

反馈信号同样是 Q2·Q1，但这次接到置数端，置数数据输入全接高电平。从波形上看，0110 之后出现一个 1111 的短暂状态，然后回到 0000。这个 1111 只持续一个时钟周期，示波器上能看到一个窄的高电平脉冲，属于正常现象，不是毛刺。

两种方法的对比值得在报告里写清楚：置零法状态序列干净，但依赖同步清零端；置最大数法多一个过渡状态，但对没有同步清零端的计数器更通用。实际工程里选哪种，看器件手册和时序余量，不是哪个“更高级”。

3.3 用 Verilog 描述计数逻辑做交叉验证

原理图输入之外，用一段行为级 Verilog 做交叉验证是个好习惯，综合后的网表可以跟原理图对照，确认反馈逻辑没连错：

module counter_mod7( input clk, input rst_n, output reg [3:0] q ); // 模7计数器，置零法：计到6后回0 always @(posedge clk or negedge rst_n) begin if (!rst_n) q <= 4'b0000; else if (q == 4'b0110) q <= 4'b0000; // 反馈清零条件 else q <= q + 1'b1; end endmodule

这段代码里q == 4'b0110就是反馈函数的等价写法，综合工具会把它映射成与门加比较逻辑。把它和原理图版本的仿真波形叠在一起看，如果两者在同一个时钟沿翻转，说明门级连接正确。参数上注意复位用低有效还是高有效要和实验箱按键一致，接反了会出现上电状态不确定的问题。

4. 分频电路与序列发生器：从模 5 计数到八选一选通

4.1 N=5 整数分频的模 5 设计与输出取位

分频比 N=5 对应模 5 计数器，状态 0 到 4 循环。置零法下，计到 4（0100）时反馈清零，反馈函数取 Q2：L = Q2。因为 0100 中只有 Q2 为 1，其余有效状态 Q2 均为 0。

输出取哪一位决定分频波形的占空比。取 Q2 的话，五个输入周期里 Q2 只有一个周期为高，占空比 1/5；取 Q0 则是高低交替，占空比接近 1/2 但周期仍是 5 倍。实验报告里通常要求观察“分频后的时钟波形”，取 Q2 更能体现分频比，波形上五个时钟沿对应一个输出高电平，数起来直观。

原理图连接：Q2 接清零端，置数端全接地，时钟接实验箱的连续脉冲源。示波器双踪一路看输入时钟、一路看 Q2 输出，触发源选输入时钟，这样能稳定看到 5:1 的周期关系。

4.2 序列发生器：模 7 计数驱动八选一的地址映射

“1110010”是七位序列，正好对应模 7 计数器的七个状态。八选一数据选择器的地址端 A2A1A0 接计数器的 Q2Q1Q0，数据端 D0 到 D6 按序列从低位到高位预置：D0=1、D1=1、D2=1、D3=0、D4=0、D5=1、D6=0。计数器每走一步，选择器输出对应位，七个状态走完输出完整序列，第八个状态（111）因为计数器已经回绕，不会选中 D7，D7 接任意值不影响功能。

这里有个细节：序列的起始位对应计数器的哪个状态，取决于你把 D0 接哪一位。如果波形上序列整体偏移了一位，不是逻辑错，是地址映射的顺序反了，把 D0 到 D6 的接线倒过来即可。卡诺图降维那一步在报告里出现，说明设计时确实用卡诺图化简过选择器的使能或输出逻辑，但最终落到八选一上，数据端预置比门级化简更直接。

4.3 仿真波形与示波器实测的对照方法

仿真波形和实测波形对不上是这套实验的高频翻车点。对照时按这个顺序排查：先看时钟频率是否一致，仿真里用的激励周期要和实验箱脉冲源匹配；再看复位时序，仿真激励里复位拉高的时刻如果和实际按键不同步，起始状态就会差一拍；最后看输出取位，分频电路取 Q2 还是 Q0，波形形状完全不同。

实测时示波器触发模式选正常触发而非自动，触发源锁定输入时钟的上升沿，时基调到能完整显示五个输入周期。手绘波形不要照着仿真抄，按示波器上实际看到的沿位置画，报告里的“手绘波形”才有对照价值。

5. 避坑与排查：这套实验里最容易翻车的五个点

5.1 反馈信号接错端口导致状态卡死

现象：仿真波形里计数器计到某个值后不再变化，输出恒定。原因：反馈信号接到了使能端而不是清零/置数端，或者清零端极性接反。解决：对照器件手册确认清零端是同步低有效还是高有效，用万用表或仿真探针看反馈信号在目标状态是否确实翻转。我一般会在原理图上给反馈线单独标网络名，综合后看 RTL 视图里这根线有没有被优化掉。

5.2 异步清零产生窄脉冲被示波器漏采

现象：仿真正常，实测波形偶尔少一个状态，或者手绘和仿真差一拍。原因：用了异步清零端，0110 状态只存在极短时间就被拉掉，示波器采样率不够时看不到。解决：优先用同步清零；如果器件只有异步清零，在反馈路径上加一级触发器打拍，把窄脉冲展宽到一个时钟周期。

5.3 分频输出取位与报告描述不符

现象：分频波形周期对了，但占空比和报告里写的对不上，答辩时被问住。原因：输出取了 Q0 却按 Q2 的波形描述。解决：设计阶段就确定取哪一位，报告里的波形图、占空比计算、文字描述三处保持一致。取 Q2 时占空比 1/5，取 Q0 时接近 1/2，这两个数不能混。

5.4 UCF 引脚约束遗漏导致下载后无输出

现象：仿真全对，下载到实验箱后输出不动或者全零。原因：UCF 文件里时钟引脚或输出引脚没约束，工具自动分配到了未连接的引脚。解决：逐个核对 UCF 里的 LOC 约束和实验箱引脚表，时钟必须约束到专用时钟引脚，输出约束到 LED 或示波器接口对应的引脚。附录里单独列 UCF 就是这个原因。

5.5 序列发生器数据端预置顺序颠倒

现象：输出序列是“0111001”而不是“1110010”，整体移位。原因：D0 到 D6 的接线顺序和状态转移表的位序反了。解决：以计数器 000 状态选中 D0 为基准，按序列从左到右依次接 D0 到 D6，接完用仿真跑一个完整周期核对。这个错误不改逻辑，只改接线顺序，但波形上看起来像逻辑错，容易往反馈函数上找原因，浪费时间。

6. 验收与答辩：怎么证明你的波形是对的

验收这套实验，核心不是“电路能跑”，而是“你能解释每一拍为什么这么跳”。答辩时导师通常会指着波形上某个沿问：这个时刻反馈信号为什么有效？答不上来就说明设计是抄的。

我一般会让学生准备三样东西上答辩：一张状态转移表、一张标注了关键节点的原理图、一组仿真与实测并排的波形截图。状态转移表用来回答“模数怎么来的”，原理图上用红笔圈出反馈路径回答“逻辑怎么连的”，波形截图并排展示回答“仿真和实际一致”。三样对得上，基本不会被追问倒。

具体验收标准可以按这个表自查：

答辩陈述控制在三分钟：先说模数怎么定，再说反馈函数怎么推，最后指波形验证。不要从头讲实验目的，导师比你清楚。被问到“为什么置零法用 Q2·Q1 而不是别的组合”时，直接翻状态转移表指 0110 那一行，比背理论管用。

从那以后我每次带这类实验，都强制要求先手画状态转移表再碰软件，表上每个状态的次态用箭头标清楚，反馈信号在哪个状态有效用红圈圈出来。这张表画对了，后面原理图和波形只是翻译工作；表画错了，仿真跑通也是碰巧。希望这套拆解能帮你把报告里的每一张图都讲出依据，而不是交上去等导师挑毛病。

本文还有配套的精品资源，点击获取