最近在调一块工业数据采集板，主控用的是STM32F446RE，要驱动一个放在隔离电源域里的 ADC 和 SPI Flash。一开始图省事，直接上了光耦隔离，结果 SPI 跑到 1MHz 波形就抖得没法看，更别说稳定传输数据。后来把方案换成 Maxim（现在是 ADI）专门做 SPI 隔离的数字隔离器MAX14431BAEE+，通信马上稳了，波形也干净了不少。这篇就把整个隔离链路从器件选型、硬件设计到 STM32 端配置调试的完整经验写下来，给同样在做工业隔离、嵌入式隔离通信的朋友做个参考。
这类项目在工控、电力电子、PLC、变送器、电机驱动器里非常常见：主控板一个是 3.3V 的数字地，另一侧是带着电机、继电器、强电传感器的高压或大电流地，两边地电位相差几十甚至几百伏，直接把 SPI 用杜邦线引过去基本就是找死。所以核心问题不是“能不能通信”，而是“如何在两个互不共地的电源域之间可靠地把 SPI 传过去”。文章不会只讲芯片手册，会把选型逻辑、电路连接、CubeMX 配置、HAL 代码、波形调试、故障排查全部串起来，适合刚接触隔离设计的工程师参考。
1. 项目整体设计：先想清楚这三个问题
1.1 SPI 总线为什么要加隔离
很多人对“隔离”的理解就是“加个光耦”，但真正需要隔离的场景往往比想象的复杂。SPI 是一种同步串行协议，依靠 SCLK、CS、MOSI、MISO 四根线工作，速率从几百 kHz 到几十 MHz 都有。工控场合常见问题有三个：
第一是地环路。当两个设备之间距离比较长，或者分别接在不同电网的插座上时，两个“地”之间会存在电位差，甚至会有几十安培的环流在信号地线里流动。环流产生的压降会直接叠加在 SPI 信号的电平上，轻则偶尔丢字节，重则直接烧接口。
第二是共模干扰。电机启停、继电器开合、变频器 PWM 切换，都会在空间和线缆上耦合出非常高的 dv/dt 和 di/dt。这些干扰不会因为两根线绞在一起就消失，反而会进入信号回路，导致 SCLK 上出现毛刺，从机误采样。
第三是电气安全。工业现场如果有雷击或者电源异常，两个设备之间会瞬间出现数千伏的浪涌电压。如果不隔离，浪涌电流走信号线进入主控芯片，STM32 的引脚基本一击就废。而隔离器件本身能承受一定的隔离耐压，相当于在系统里多了一层缓冲。
所以做隔离的本质，是断开两侧设备之间的直流通路，同时让有用的信号仍然能通过非导电的方式传过去。这也是数字隔离器和光耦、变压器隔离共同的核心思路。
1.2 系统整体架构与信号流向设计
明确了为什么要隔离，接下来就要画系统架构。以我这块板子为例，主控侧是 STM32F446RE，工作在 3.3V 的 VDD1 域；从机侧是一块独立的隔离电源域 VDD2，上面放着 SPI Flash 和 ADC。两侧的地 GND1 和 GND2 完全是分开的，没有任何导线连接。
SPI 总线一共有四根信号线，方向必须提前理清楚：
- SCLK：主→从，由 STM32 产生，经过隔离器正向通道传到从机。
- CS：主→从，由 STM32 的 GPIO 控制，经过隔离器正向通道传到从机，低电平有效。
- MOSI：主→从，主发数据，经过隔离器正向通道传到从机。
- MISO：从→主，从机回发数据，必须走隔离器的反向通道，从 VDD2 输入，VDD1 输出。
这就是为什么选隔离器时要特别关注通道方向的问题。普通四通道数字隔离器虽然通道多，但方向是固定的，如果不够灵活就会很别扭。而MAX14431 这类 SPI 专用隔离器，往往直接设计成三正一反（3 正向 + 1 反向）的布局，正好根 SPI 总线一一对应，用起来非常顺手。
从信号时序角度，还要注意一点：隔离器会给每一路信号都增加几十纳秒的传播延迟。SCLK 和 MOSI 都是正向通过，延迟方向一致，对 SPI 从机采样影响不大；但 MISO 是反向通道，数据从从机出来再经过隔离器回到主控时，会额外增加一个 Tpd 延迟。所以后面配置 SPI 速率时不能往最高频怼，这个会在第 5 章专门细算。
2. 为什么选用 MAX14431BAEE+ 而不是光耦或普通数字隔离器
2.1 光耦隔离方案的痛点
光耦隔离是老办法，在低速 UART、I2C、GPIO 信号上很常见，但在 SPI 上会碰到几个硬伤。
首先是速率上不去。普通光耦如 TLP521 一类的开关频率只有几十 kHz，只能用于低速信号；高速光耦如 6N137、TLP2361 能做到几 Mbps 到十几 Mbps，但价格并不便宜，而且延迟仍然有几百纳秒甚至几微秒。SPI 通常几 MHz 起步，光耦很快就成了瓶颈。
其次是延迟不对称。光耦的上升沿和下降沿传输时间往往不一样，对 SPI 这种讲究建立时间、保持时间的协议来说，不对称延迟会让占空比严重变形。我实测过某些光耦，1MHz 的 SPI 时钟经过两级光耦后，波形上沿比下沿差出去几百纳秒，从机采样直接出错。
第三是老化与电流传输比衰减。光耦靠 LED 发光驱动光敏三极管，LED 用久了光衰严重，CTR 会下降，隔离器输出的驱动能力也随之减弱。这在工业设备里很致命，因为设备要跑十年八年，前两年调好的波形，可能第三年就开始出现偶发误码。
第四是体积和通道数。一个光耦只有一个通道，SPI 要四路，买四个器件占板子面积不说，每个还得配限流电阻、上拉电阻，板子越铺越乱。
也不是说光耦一无是处，它的优势是成本低、容易买到、抗共模能力尚可，在一些低速、对延迟不敏感的隔离场景依然合适。但对 SPI 这种需要高速、低延迟、多通道同步的协议来说，数字隔离器明显更匹配。
2.2 MAX14431BAEE+ 的方向配置与关键参数
MAX14431BAEE+ 是 Maxim 面向 SPI 通信推出的一款电容式数字隔离器，这里的“BAEE+”后缀按该系列选型表通常对应宽温度等级和特定的 16 脚贴片封装。具体到 MAX14431 的通道方向，典型配置就是三正一反，也就是 SCLK、CS、MOSI 各占一个正向通道，MISO 占一个反向通道，和一个标准 SPI 主从链路的信号流向完全一致。
关键参数以该系列数据手册标称为基准，我整理了一张表：
| 项目 | 典型值 | 说 明 |
|---|---|---|
| 通道方向 | 3 正向 + 1 反向 | 对应 SPI 的 SCLK / CS / MOSI 正向、MISO 反向 |
| 隔离耐压 | 2.75kVrms 级别 | 60s 测试，能满足大部分工业设备要求 |
| 传播延迟 | 40~60ns 级别 | 比光耦低一个数量级，SPI 低速率下影响很小 |
| 数据速率 | 100Mbps 级 | 对比 STM32F446 最高 SPI 时钟 45MHz 左右，余量充足 |
| 供电电压 | 3.0V~5.5V | 可以直接接 3.3V 电源域，简化设计 |
| 工作温度 | -40°C ~ +125°C 级别 | 适合工业级环境 |
MAX14431 内部采用的是电容隔离原理，信号先经过调制器编码，再通过隔离电容耦合到另一侧，接收端解调恢复原始信号。电容隔离相比光耦有几个明显优点：一是延迟稳定且对称，二是没有光衰问题，三是能承受更高的共模瞬变。
在实际调试时我发现，这类数字隔离器还有个很实用的地方：它是全双工透明的。主控侧只要把它当成一根普通导线看待，不需要像软件模拟 SPI 那样做复杂的收发状态切换，硬件连接好，HAL_SPI_TransmitReceive 照常调用就行。对工程效率来说，这点省了很多事。
2.3 与普通数字隔离器、光耦的横向对比
为了说明选型思路，把 MAX14431BAEE+ 和通用四通道数字隔离器、光耦方案放在一起比一下：
| 方案 | 典型速率 | 传播延迟 | 通道方向灵活性 | 主要问题 |
|---|---|---|---|---|
| 四路高速光耦 | 1~10Mbps | 数百 ns ~ µs | 每路独立，方向自定 | 延迟不对称、老化、占面积 |
| 通用四通道数字隔离器（如 ISO7741 类） | 20Mbps 以上 | 十几 ns~几十 ns | 方向固定，需人工绕 PCB | 如果方向不匹配，MISO 回传处理麻烦 |
| SPI 专用数字隔离器（如 MAX14431BAEE+） | 100Mbps 级 | 几十 ns | 原生 3 正 1 反 | 价格相对高，但省心 |
通用数字隔离器也不是不能用，只是要注意两点。第一，如果选的是“四正”方向，MISO 反向信号就没法进隔离器，得额外加二极管或电平转换，非常别扭；如果选“两正两反”，又可能空闲一个反向通道，浪费资源。第二，通用器件一般没有为 SPI 的 SCLK 连续翻转场景做特殊加固，隔离器两侧电源上电顺序不同时，输出默认电平是否安全也需要仔细翻数据手册。
SPI 专用隔离器的价值就在这里：方向已经优化好，你说四根线往上一接就完事，不需要为通道方向熬夜绕板子。尤其对做产品迭代的团队来说，少一个坑就少一次返工，省下的研发时间比器件贵出来的那点差价划算得多。
3. STM32F446RE 端 SPI 配置与驱动
3.1 引脚分配与硬件连接示意
STM32F446RE 有多个 SPI 外设，我选的是 SPI1，因为它的引脚恰好都在比较好走线的位置，离隔离器也近。SPI1 标准引脚映射如下：
- PA5 → SPI1_SCK
- PA6 → SPI1_MISO
- PA7 → SPI1_MOSI
- PA4 → 软件控制 CS，低电平有效
隔离器一侧的连接方式很直观：
| STM32 引脚 | 功能 | MAX14431 VDD1 侧 | MAX14431 VDD2 侧 | 对端设备 |
|---|---|---|---|---|
| PA5 | SCLK | 正向通道输入 | 正向通道输出 | 从机 SCLK |
| PA4 | CS | 正向通道输入 | 正向通道输出 | 从机 CS |
| PA7 | MOSI | 正向通道输入 | 正向通道输出 | 从机 MOSI |
| PA6 | MISO | 反向通道输出 | 反向通道输入 | 从机 MISO |
这里要特别强调，MISO 这根线在隔离器上的接法跟其他三根不一样。如果接反了，最典型的现象就是主控发命令从机完全没反应，MISO 一直是高阻或固定电平。我第一次画板时就在原理图评审阶段发现过类似问题，后来养成了习惯：先把四根线的方向画成一个箭头图，再对着隔离器数据手册的通道方向检查一遍。
3.2 CubeMX 初始化步骤与参数选择
整个软件初始化我用 STM32CubeMX 生成，再在 HAL 层上继续写业务逻辑。操作步骤记录如下：
- 打开 CubeMX，选择 MCU 型号 STM32F446RE。
- 在 Clock Configuration 里配置系统时钟 180MHz，APB2 时钟 90MHz。因为 SPI1 挂在 APB2 上，这个 90MHz 就是 SPI1 的外设时钟来源。
- 在 Pinout 视图把 PA5、PA6、PA7 分别设置为 SPI1_SCK、SPI1_MISO、SPI1_MOSI；PA4 设置为 GPIO_Output。
- 配置 SPI1 参数：Mode 选 Full-Duplex Master，NSS 选 Disable，Data Size 选 8 Bits，First Bit 选 MSB First，CPOL 和 CPHA 按从机要求选择，这里用的是 Mode 0（CPOL=Low，CPHA=1 Edge）。
- Prescaler 这里不要贪快。我调试时最终选的是 32 分频，SPI 时钟 = 90MHz / 32 = 2.8125MHz。这个速率对 W25Q64 这类 Flash 完全够用，同时给隔离器的传播延迟留足了余量。
- 给 PA4 配置 GPIO：输出电平初始为 High，因为 CS 低电平有效，初始拉高代表片选不选中；模式是推挽输出，速度可以选 Low，反正 CS 是低频信号。
生成代码后，CubeMX 会自动生成 MX_GPIO_Init() 和 MX_SPI1_Init()，我们只需要在用户代码区里补充 CS 控制和读写函数。
3.3 HAL 驱动代码与片选时序
HAL 库的好处是代码结构清晰，TransmitReceive 一个函数就能完成全双工收发。我的驱动代码大致长这样：
#define SPI1_CS_PORT GPIOA #define SPI1_CS_PIN GPIO_PIN_4 static void spi_cs_low(void) { HAL_GPIO_WritePin(SPI1_CS_PORT, SPI1_CS_PIN, GPIO_PIN_RESET); } static void spi_cs_high(void) { HAL_GPIO_WritePin(SPI1_CS_PORT, SPI1_CS_PIN, GPIO_PIN_SET); } uint8_t spi_readwrite_byte(uint8_t tx_byte) { uint8_t rx_byte = 0xFF; spi_cs_low(); /* 隔离器有几十 ns 级延迟，这里用 10us 等待确保链路稳定 */ HAL_Delay(1); HAL_SPI_TransmitReceive(&hspi1, &tx_byte, &rx_byte, 1, 10); /* 同样等一等，再释放片选，避免从机数据没锁存就被打断 */ HAL_Delay(1); spi_cs_high(); return rx_byte; }这里有两个小细节值得注意。
第一，CS 拉低之后加延时。很多人照着 STM32 的正点原子例程不加延时直接发，在非隔离场景也许没问题，但经过隔离器后，CS 信号到达从机的时间会比 STM32 引脚输出的时刻晚几十纳秒，加上从机片选建立时间，立刻发数据容易导致从机还没准备好就收到时钟。加几个微秒的延时，成本几乎为零，稳定性能提升一大截。
第二，HAL_SPI_TransmitReceive 内部是阻塞式轮询，数据量不大时完全够用。如果后续要传大块数据，可以换 DMA 模式，但需要注意 DMA 和片选时序的配合：CS 必须在 DMA 开始前拉低，在 DMA 传输完成中断里拉高，否则片选时序会乱。这个是很多人从阻塞模式改 DMA 时容易踩的坑。
4. 隔离侧电源与电路设计细节
4.1 隔离电源域怎么搭
有了隔离器只解决信号问题，供电同样要隔离。如果 STM32 和从机共用同一个电源，那信号隔离做得再好，电源地线还是通的，隔离就名存实亡。
我采用的方案是隔离 DCDC 加 LDO。主板上本来就有一路 5V 输入，给非隔离侧和隔离侧都可以用。非隔离侧用普通 LDO 从 5V 降到 3.3V 给 STM32 供电；隔离侧用一颗金升阳 B0505S-1WR3，从 5V 隔离出 5V，再接一颗小 LDO 降到 3.3V 给从机和 MAX14431BAEE+ 的 VDD2 供电。这样两边从输入电源开始就完全没有共地。
也有人会问，能不能直接用 B0303S-1WR2 这类 3V3 转 3V3 的隔离 DCDC？当然可以，但 B0505S 系列应用更广泛，而且有很多兼容替代型号，采购方便。用 5V 隔离 5V 再降 3V3 虽然多了一颗 LDO，但灵活性更好，以后从机如果要 5V 电平，直接跳过 LDO 就行。
功耗估算做个粗略计算：MAX14431BAEE+ 两侧工作电流大约在几毫安级别，SPI Flash 读写时电流大概 10~20mA，ADC 大概几毫安，隔离侧总负载不超过 50mA。B0505S-1WR3 的隔离功率是 1W，换算成 5V 侧就是 200mA 容量，余量非常充足，不用再担心电源带不动。
4.2 原理图细节与去耦
原理图层面，除了把四根信号线接到指定通道，还要做好这几个细节：
- 电源去耦：MAX14431BAEE+ 的 VDD1 和 VDD2 引脚各自就近放一颗 0.1uF 陶瓷电容，至少再并一颗 4.7uF 或者 10uF 电容。0.1uF 滤高频噪声够用，但 SCLK 快速翻转时瞬间电流很大，没有大电容很容易出现电源纹波毛刺，导致隔离器内部误翻转。
- 使能脚和未用通道：如果数据手册里标明某个通道不用时要固定输入电平，千万别悬空，否则隔离器输出可能是随机电平。我在调试时因为一个悬空输入导致对面输出乱跳，排查了半天才发现。
- MISO 上拉：很多 SPI 从机在 CS 为高时会把 MISO 输出置为高阻。如果 MISO 在隔离器输入侧悬空，输入电平不确定，隔离器输出也可能不确定。稳妥做法是在从机侧的 MISO 信号上放一个 4.7kΩ~10kΩ 上拉电阻到 VDD2，让空闲状态明确为高电平。
- CS 和 MOSI 上拉：如果系统对上电时序很敏感，建议在从机侧 CS 和 MOSI 线上也各加一个 10kΩ 上拉到 VDD2。这样即使主控还没上电，隔离器输出不确定，从机也不会因为 CS 误被拉低而进入片选状态，避免了非法 SPI 操作。
这个“默认电平安全”的思想在工业设计里非常重要。很多产品炸引脚、烧 Flash，都是因为上电瞬间从机被意外选中，收到了无效的写命令。加上拉电阻是个便宜又安心的保险。
4.3 PCB 布局布线与 EMC 注意事项
PCB 布局时，隔离器件两侧的地和电源要彻底分家。以 MAX14431BAEE+ 为中心，把板子左右划分为两个区域：左侧铺 GND1，右侧铺 GND2，中间严禁铺铜，最好在隔离器正下方开一个隔离槽，增加爬电距离，也减少共模噪声耦合。
几个经验值得写下来：
- 隔离槽宽度：常规爬电要求下，槽宽至少留 1mm，如果板子空间允许，2mm 更稳妥。对于高压场合，还要查具体安规爬电距离标准，这里按常见低压设备经验处理。
- 信号线不要跨越隔离槽：SCLK、MOSI、MISO、CS 四根线经过隔离器后，不要在其他地方又跨回到对面侧。我踩过这样的坑，觉得走线走得很顺，结果绕了一圈又回到了原侧，等于把隔离绕过去了。
- 从机侧信号线尽量短：隔离后的 SPI 线直接从隔离器输出到从机，不要绕大圈，也不要和电源线长距离平行。高速 SPI 信号对环路面积敏感，环路越大，辐射和受干扰风险越高。
- 电源地和信号地分开铺：隔离侧 5V 转 3V3 的 LDO 输出的地，尽量采用单点连接回到 VDD2 地，避免功率地电流流过逻辑地，把开关噪声耦合进 SPI 信号。
PCB 这块没有太多玄学，核心就一句话：让隔离器两侧的电流路径彻底分开，同时保证每个信号都有自己的回流地。
5. 联调与波形验证：从环回到读写测试
5.1 先在隔离器远端做环回
联调步骤讲究循序渐进，第一步我一定不会直接去读写 Flash，而是先做“远端环回”。具体做法是：把隔离器 VDD2 侧的 MOSI 输出和 MISO 输入短接，让数据在隔离器远端自环，再通过 STM32 发送一个已知字节，看能不能原样收回来。这样能快速验证隔离器通道方向、硬件连接、SPI 初始化是否正常。
验证代码可以用一个简单的循环测试：
uint8_t tx_data = 0xA5; uint8_t rx_data = spi_readwrite_byte(tx_data); if (rx_data == tx_data) { // 隔离链路基本通了 }这里要注意：环回测试时要把从机断开或者不连接，避免从机 MISO 也输出数据，导致两边驱动打架。测完环回再把真正的从机接上，通了一个环节再往下走，心理有底得多。
5.2 SPI 时序约束与工作时钟选择
很多人有一个误区，觉得隔离器标称 100Mbps，那 SPI 跑 45MHz 都没问题。实际完全不是这么回事。SPI 是同步协议，虽然每根线的速率很高，但主控的采样时刻是固定的，隔离器的传播延迟会让从机回传的 MISO 晚到几十纳秒，主控可能已经错过了采样窗口。
我用一个简单的公式来估算采样裕量：
采样裕量 ≈ 0.5 × SCLK 周期 - Tpd_sclk - Tpd_miso - 主控建立时间
假设 MAX14431BAEE+ 的通道传播延迟按典型 50ns 算，两边信号路径加起来测到约 100~120ns 是很常见的。以 2.8125MHz 的 SCLK 为例，一个周期约 356ns，半周期约 178ns，减去回程延迟 120ns，采样裕量大约剩 58ns，这个值已经够用了。如果硬要跑到 10MHz，周期 100ns，半周期 50ns，减掉 100ns 延迟后裕量是负的，数据必然出错。
我把不同频率下的理论余量列了一下：
| SPI 时钟 | 周期 | 半周期 | 隔离回程参考延迟 | 采样裕量粗算 |
|---|---|---|---|---|
| 1MHz | 1000ns | 500ns | ~120ns | 380ns，很安全 |
| 2.8125MHz | 356ns | 178ns | ~120ns | ~58ns，正常 |
| 5.625MHz | 178ns | 89ns | ~120ns | 负值，风险高 |
| 10MHz | 100ns | 50ns | ~120ns | 负值，不建议 |
所以我的结论是：在 MAX14431BAEE+ 这类几十纳秒级延迟的隔离器后面，SPI 时钟先控制在 2~5MHz 比较稳妥。如果从机本身对速率要求高，可以考虑选择低延迟版本或者在软件里做流水线处理，但要先算清楚余量，不要盲目拉频率。
5.3 端到端读写验证
环回通过后，接上真正的从机做 W25Q64 的读写测试。流程很简单：先发 0x9F 读 JEDEC ID，正常能读到 EF 40 15 之类的厂商 ID，说明 SPI 指令通路没问题。再挑一个扇区做擦除-写入-读回比对，写入 0x55、0xAA 交替的测试数据，读回来完全一致，这组隔离链路就算真正验证通过了。
实际测下来，2.8125MHz 下读写 W25Q64 非常稳定，连续读写几百次都没有出现错误。示波器上观察隔离器 VDD2 侧的波形，边沿虽然比 STM32 引脚输出的稍钝一点，但整体波形干净，没有明显振铃。阻抗不匹配的问题在低速下基本不会爆发，所以只要不硬上高速，这套方案就是稳稳当当的。
6. 常见故障与排查技巧实录
6.1 典型故障速查表
调试过程中遇到的各种问题，我整理成了一张速查表，给同行的朋友排查时直接对号入座：
| 现象 | 可能原因 | 处理办法 |
|---|---|---|
| SCLK 有波形，MOSI 正常，但 MISO 永远全 0xFF | MISO 通道接反或方向选错 | 对照数据手册检查隔离器通道的正反向 |
| 主控发命令后从机完全没响应 | 从机侧 VDD2 没电，或隔离器 VDD2 引脚悬空 | 用万用表量隔离器 VDD2 和 GND2 |
| 低速率正常，提高 SPI 速率后大量误码 | 隔离器传播延迟超过采样余量 | 降低 SCLK，或者换更低延迟隔离器 |
| CS 拉低后波形有毛刺，甚至从机误写 | 上电瞬间隔离器输出默认电平不确定 | 在 CS、MOSI 上加 10kΩ 上拉电阻 |
| MISO 信号有时浮空，引起偶发错误 | 从机 CS 为高时 MISO 三态，隔离器输入悬空 | 从机侧 MISO 上 4.7kΩ~10kΩ 上拉 |
| 隔离器发烫 | 电源电压接反，或输出短路 | 断电检查 VDD/GND 连接 |
| 两侧明明没共地，万用表量 GND1/GND2 却有通 | 板子上有铺铜或固定螺孔把地连了 | 检查 PCB 布局，隔离槽和螺孔地要分开 |
6.2 实操经验与扩展建议
做这个项目的最大感触，就是隔离器这种东西“看似透明，实则不透明”。说它透明，是因为软件上你不需要知道它的存在，SPI 照常收发就行；说不透明，是因为它的延迟、上电行为、默认输出电平，每一样都可能成为系统中隐藏的雷。所以我的习惯是：拿到一颗没有用过的隔离器，第一件事不是直接画板，而是先认真把数据手册里的“电气特性”和“应用信息”章节看完，尤其是传播延迟、输出默认电平、上电时序这三项。
在项目扩展方面，这套链路也可以继续往深做。比如：
- 如果传输的数据量很大，可以把 SPI 改成 DMA 模式，在中断里管理 CS 的拉低和拉高，吞吐量能比阻塞轮询高不少。
- 如果现场干扰非常强，可以在通信数据包后面加 CRC 校验，或者在 STM32 端用软件对接收数据做二次校验，能很大程度上避免偶发错误。
- 如果系统里还有 UART、I2C、GPIO 需要隔离，可以考虑用同一供应商的多通道数字隔离器件，把隔离器统一管理，减少器件种类和调试难度。
我当时也顺手把 UART 换成了数字隔离器，效果同样比光耦好很多，特别是波特率做到 115200 以上时，波形完全不发虚。隔离通信这件事，方向比努力重要，器件选对了，后端的软件调试会轻松很多。
最后再说一个自己踩过坑后养成的习惯：隔离链路联调时，先测波形，再看数据，最后再调速率。很多人一上来就把 SPI 配成最高频率，烧录进去发现数据不对，然后从代码到原理图翻一遍却找不到问题。实际上只要先示波器夹住隔离器两侧的 SCLK 和 MISO，看看信号到底到没到、延迟有多少、波形立不立得起来，问题出在哪一层立刻就有数了。这个习惯帮我省了大量“盲调”的时间，也分享给各位正在做隔离项目的朋友。
/YOLO饮料容器检测)
/YOLO渣土车检测)
