简介：面向使用STM32开展嵌入式时钟与RTC实验的初学者和工程人员，这套代码以普通GPIO模拟IIC总线时序，完成对低功耗实时时钟芯片PCF8563的读写控制。其价值在于绕开硬件IIC外设的型号差异，通过软件方式实现起始、停止、应答检测和字节收发，便于按需更换引脚并移植到不同STM32平台。压缩包共4个文件，由2个C源文件与2个H头文件组成，分别承载模拟IIC底层时序、PCF8563寄存器操作及对外接口声明，整体约12KB，结构精简，适合直接加入工程对照学习。该资源已有4726人学习，说明其在课程实验和实际项目中具备一定参考意义。读者可重点了解秒、分、时、日期、月份、星期等时间信息的读取与设置思路，以及闹钟寄存器、通信超时和总线异常的处理方法，为RTC调试、代码迁移和类似IIC器件驱动开发提供可复用的实现骨架。

1. 一颗 8 脚时钟挂在两根普通 GPIO 上：为什么用模拟 IIC 去读 PCF8563

板子上的 STM32 只剩两根空闲引脚，硬件 I2C 的复用脚早被别的外设占死，而 PCF8563 这颗 8 脚 RTC 又必须接进来负责掉电走时——这种局面下，用 STM32 模拟 IIC 读取 PCF8563 是最省事的一条路。它不用重排 PCB，不用改复用表，把两个 GPIO 配成开漏、补上两颗上拉电阻，一套位操作的时序就能直接把秒、分、时、日、星期、月、年这七个寄存器连读出来。适合手里已有一块焊好 PCF8563 的板子、硬件 I2C 通道被占满的场景，也适合想把 I2C 时序到底长什么形状彻底搞明白的人。代价是时序全靠软件撑：延时没标定、ACK 不检查、VL 位被忽略，读数就会飘，甚至一口气返回全 0xFF 让你误以为芯片没焊上。

2. 先看时序再看寄存器：PCF8563 的 I2C 契约与地址地图

2.1 7 位地址 0x51 与两种写地址的混乱

PCF8563 的固定 7 位从机地址是1010001，也就是 0x51。I2C 总线上传输的第一个字节是「7 位地址 + 1 位读写方向位」，所以写方向是0x51 << 1 | 0= 0xA2，读方向是0x51 << 1 | 1= 0xA3。很多手册和例程里直接写 0xA2/0xA3，也有写 0x51 的，两套写法混着看的时候最容易把地址搞错一位，然后现象就是「怎么都不应答」。

我一般会在头文件里把两套常量都定义出来，用哪一个都从同一个宏算出来，避免手抄错：

/* 7 位地址 0x51 是芯片手册写的，0xA2/0xA3 是总线上实际发的 */ #define PCF8563_ADDR_7BIT 0x51 #define PCF8563_ADDR_W ((PCF8563_ADDR_7BIT << 1) | 0) /* 0xA2 写 */ #define PCF8563_ADDR_R ((PCF8563_ADDR_7BIT << 1) | 1) /* 0xA3 读 */

寄存器层面，PCF8563 一共 16 个地址，从 0x00 到 0x0F，后面 0x10、0x11 是保留位，别去写。真正需要用的核心区就 0x02 到 0x08 这 7 个字节，正好是秒、分、时、日、星期、月、年。

关键点是「地址自增」：只要给一次起始地址，PCF8563 在每次读完一个字节后会自动把内部地址指针加一，所以从 0x02 起一口气读 7 个字节就能拿到完整时间，不需要一次一次地重复发起始信号。这个特性是把读取做稳的基础，也是很多人多写七个 START 却读出一堆错位数据的原因。

2.2 100kHz 下的时序余量：模拟 IIC 要满足的六个时间参数

模拟 IIC 不是「随便拉高拉低就行」，它必须满足 I2C 标准模式（100kHz）对时序的最低要求，否则在不同批次的芯片上就会翻车。常被忽略的参数有这几个：

把这几个数字翻译成人话：SCL 的低电平和高电平都不能短于 4~4.7 微秒，START 和 STOP 两个边沿前后都要留出 4 微秒左右的缓冲。换成 100kHz，一个完整位周期是 10 微秒，正好是高低电平各 5 微秒。所以「半周期延时 ≈ 5us」是最稳的起点，往快里提到 200kHz、400kHz 就要重新核算，而不是把延时循环改小一半就完事。

PCF8563 官方支持 400kHz 快速模式，但模拟 IIC 在长走线、弱上拉的板上跑到 400kHz 时，上升沿会被拉得很钝，从机采样到的电平会飘。我默认按 100kHz 甚至 50kHz 调，读时间是每秒一次的事，慢一点完全不影响。

2.3 为什么选模拟而不是硬件 I2C

硬件 I2C 在正常工作时确实省心，DMA、中断、时钟拉伸都能处理。但在实际板子上它有几个绕不开的麻烦：一是引脚复用固定，PCF8563 想接的 GPIO 未必是 I2C 的复用脚；二是一旦总线上出现从机把 SDA 一直拉低的死锁，硬件外设往往要重新初始化整个 I2C 外设才能恢复，而这时候主循环可能已经在等中断了；三是同一路 I2C 上挂多个不同电压域的从机时，硬件外设的时序配置要反复调。

模拟 IIC 把这些问题都降级成软件问题：引脚随便挑，死锁了在i2c_init()里补 9 个时钟脉冲就能把从机踢醒，多从机就多换几个设备地址。代价是占用 CPU 时间、时序精度依赖延时函数、不能很好地处理时钟拉伸。对 PCF8563 这种只需要「上电校时一次、之后每秒读一次」的场景，模拟方案的开销几乎可以忽略，可靠性反而更好排查，因为每一根线的电平你都能用示波器直接对上代码。

3. 用 GPIO 拧出时钟：模拟 IIC 的四个原子动作与实现

3.1 开漏输出加外部上拉：引脚配置与读回电平

模拟 IIC 的 SCL 和 SDA 都必须配成开漏输出，不能配推挽。推挽输出高电平时会主动把线拉到 VCC，一旦从机在同一时刻把 SDA 拉低，就是两个推挽输出对打，轻则读到错数据，重则烧引脚。开漏的好处是高电平完全交给外部上拉电阻，总线上的任何一方拉低都能生效，这就是 I2C 的「线与」逻辑。

STM32F1 标准库下的配置：

#include "stm32f10x.h" #define I2C_PORT GPIOB #define I2C_SCL_PIN GPIO_Pin_6 #define I2C_SDA_PIN GPIO_Pin_7 #define I2C_RCC_APB2 RCC_APB2Periph_GPIOB #define SCL_H() GPIO_SetBits(I2C_PORT, I2C_SCL_PIN) #define SCL_L() GPIO_ResetBits(I2C_PORT, I2C_SCL_PIN) #define SDA_H() GPIO_SetBits(I2C_PORT, I2C_SDA_PIN) #define SDA_L() GPIO_ResetBits(I2C_PORT, I2C_SDA_PIN) /* 开漏模式下 IDR 依然反映引脚真实电平，读 SDA 不用切换输入方向 */ #define SDA_READ() ((I2C_PORT->IDR & I2C_SDA_PIN) ? 1 : 0) void soft_i2c_init(void) { GPIO_InitTypeDef gpio; RCC_APB2PeriphClockCmd(I2C_RCC_APB2, ENABLE); gpio.GPIO_Pin = I2C_SCL_PIN | I2C_SDA_PIN; gpio.GPIO_Mode = GPIO_Mode_Out_OD; /* 开漏，高电平靠外部上拉 */ gpio.GPIO_Speed = GPIO_Speed_50MHz; GPIO_Init(I2C_PORT, &gpio); SCL_H(); /* 空闲态：SCL、SDA 都被上拉成高 */ SDA_H(); }

这里有个常被问到的问题：开漏输出能不能读回引脚电平？可以。STM32 的开漏模式下，输出寄存器只控制下拉管，输入通道仍然连着引脚，所以IDR读到的是引脚上的真实电平。这就省掉了「读之前把 SDA 切成输入、读完再切回输出」的折腾，也避免了切换瞬间的方向毛刺。前提是外部上拉电阻必须存在，阻值一般 4.7kΩ，总线电容大或者线长的时候降到 2.2kΩ。

3.2 START、STOP、写字节、读字节

I2C 的所有通信都是这四个动作拼出来的，把这四个函数写对，上层协议就只剩搬寄存器了。

/* 半周期延时，数值需要按主频实测标定，这里是 72MHz 下的参考值 */ static void i2c_delay(void) { volatile uint32_t i = 45; while (i--) { __NOP(); } } static void i2c_start(void) { SDA_H(); SCL_H(); i2c_delay(); SDA_L(); i2c_delay(); /* SCL 高电平期间 SDA 由高变低 = START */ SCL_L(); i2c_delay(); /* 拉低 SCL 占住总线，准备发第一位 */ } static void i2c_stop(void) { SDA_L(); i2c_delay(); SCL_H(); i2c_delay(); /* 先把 SCL 放回高 */ SDA_H(); i2c_delay(); /* SCL 高电平期间 SDA 由低变高 = STOP */ } /* 返回 0 表示从机应答，1 表示无应答 */ static uint8_t i2c_write_byte(uint8_t byte) { uint8_t i, ack; for (i = 0; i < 8; i++) { if (byte & 0x80) SDA_H(); else SDA_L(); byte <<= 1; i2c_delay(); /* 数据建立时间 tSU;DAT */ SCL_H(); i2c_delay(); /* 从机在 SCL 高电平期间采样 */ SCL_L(); i2c_delay(); } SDA_H(); /* 释放 SDA，交给从机拉低应答 */ i2c_delay(); SCL_H(); i2c_delay(); ack = SDA_READ(); /* 0 = ACK，1 = NACK */ SCL_L(); i2c_delay(); return ack; } /* ack=0 主设备回 ACK 继续读；ack=1 回 NACK，表示这是最后一个字节 */ static uint8_t i2c_read_byte(uint8_t ack) { uint8_t i, byte = 0; SDA_H(); /* 开漏释放数据线，让从机驱动 */ for (i = 0; i < 8; i++) { byte <<= 1; SCL_H(); i2c_delay(); byte |= SDA_READ(); /* SCL 高电平期间数据有效 */ SCL_L(); i2c_delay(); } if (ack) SDA_H(); else SDA_L(); i2c_delay(); SCL_H(); i2c_delay(); /* 第 9 个时钟送出 ACK/NACK */ SCL_L(); i2c_delay(); SDA_H(); /* 释放总线 */ return byte; }

逐段说明逻辑：i2c_start的顺序是「先放高 SDA 和 SCL，再拉低 SDA」，顺序反了会被从机识别成 STOP 或者什么都不识别。i2c_stop反过来，先把 SDA 拉低，再把 SCL 放高，最后抬 SDA。写字节时每一位都要「先摆数据、再抬时钟、再落时钟」，读字节时每一位都要「先抬时钟、再采样、再落时钟」，这两条顺序是整个模拟 IIC 里最容易写反的地方。

i2c_read_byte里那句SDA_H()不是「输出高电平」，因为开漏下写 1 等于释放总线，实际电平由上拉和从机共同决定。这个语义差别是新手最容易误解的点，写惯了推挽的人会以为这是在主动驱动。

3.3 把组合层抽出来：一次事务一个函数

底层四个动作之上再包一层「写寄存器」和「读寄存器」，PCF8563 的业务代码就不用关心时钟怎么抖了。读的时候必须用重复起始切换方向，中间不能插 STOP：

/* 返回值：0 成功，1 设备地址无应答，2 寄存器地址无应答，3 数据无应答 */ uint8_t soft_i2c_write_regs(uint8_t dev_w, uint8_t reg, const uint8_t *buf, uint8_t len) { uint8_t i; i2c_start(); if (i2c_write_byte(dev_w) != 0) { i2c_stop(); return 1; } if (i2c_write_byte(reg) != 0) { i2c_stop(); return 2; } for (i = 0; i < len; i++) { if (i2c_write_byte(buf[i]) != 0) { i2c_stop(); return 3; } } i2c_stop(); return 0; } uint8_t soft_i2c_read_regs(uint8_t dev_w, uint8_t dev_r, uint8_t reg, uint8_t *buf, uint8_t len) { uint8_t i; if (len == 0) return 0; i2c_start(); if (i2c_write_byte(dev_w) != 0) { i2c_stop(); return 1; } if (i2c_write_byte(reg) != 0) { i2c_stop(); return 2; } i2c_start(); /* 重复起始，不插 STOP */ if (i2c_write_byte(dev_r) != 0) { i2c_stop(); return 3; } for (i = 0; i < len; i++) { buf[i] = i2c_read_byte((i == (len - 1)) ? 1 : 0); } i2c_stop(); return 0; }

这里的设计要点是返回码分级。很多例程只返回 0/1，出错的时候你分不清是设备没焊、寄存器地址写错，还是数据段被 NACK。分级返回码在调试期非常值钱：返回 1 说明设备地址阶段就没人应答，问题在硬件或地址；返回 3 说明设备应答了但写数据被拒，往往是 STOP 位没清或者总线被别的主机占着。

另外每次出错都调用了i2c_stop()，这一步不能省。如果 NACK 之后直接返回，SDA 可能被从机一直拉着，下次通信一开始就死锁。实在遇到死锁，可以在初始化里补一段恢复序列：把 SCL 当普通 GPIO 连续打 9 个脉冲，直到 SDA 被释放，再发 STOP。

关于延时标定，i=45这个值不是凭空来的。做法是拿示波器或者逻辑分析仪抓 SCL 波形，量一个完整周期是不是接近 10 微秒。没有仪器的退而求其次：在i2c_delay前后翻转一个空闲 GPIO，用另一路定时器或者逻辑分析仪看高电平宽度。换主频、换编译器优化等级，这个数都要重测，直接抄是典型的血泪经验来源。

4. 把 7 个字节变成时间：PCF8563 读写的 BCD 账本

4.1 一次连读 7 字节：地址自增与重复起始

读时间的推荐做法是从 0x02 起一次连读 7 个字节，而不是逐个寄存器读。逐个读的话，秒读完到分读之间可能跨过一个秒进位，读出来的时间会出现「59 分 59 秒之后跳到 59 分 00 秒」这种不合逻辑的组合。连读只能保证「尽量一致」，但至少把窗口压到了几十微秒。

typedef struct { uint8_t year; /* 20xx 的后两位 */ uint8_t month; /* 1~12 */ uint8_t day; /* 1~31 */ uint8_t weekday; /* 0~6，自定义起始 */ uint8_t hour; /* 0~23 */ uint8_t minute; /* 0~59 */ uint8_t second; /* 0~59 */ uint8_t vl; /* 1 = 曾掉电，时间不可信 */ } rtc_time_t; uint8_t pcf8563_read_time(rtc_time_t *t) { uint8_t raw[7]; uint8_t ret; ret = soft_i2c_read_regs(PCF8563_ADDR_W, PCF8563_ADDR_R, PCF_REG_SEC, raw, 7); if (ret) return ret; t->vl = (raw[0] & 0x80) ? 1 : 0; /* bit7 是 VL，不属于秒数据 */ t->second = BCD2DEC(raw[0] & 0x7F); t->minute = BCD2DEC(raw[1] & 0x7F); t->hour = BCD2DEC(raw[2] & 0x3F); t->day = BCD2DEC(raw[3] & 0x3F); t->weekday = raw[4] & 0x07; t->month = BCD2DEC(raw[5] & 0x1F); t->year = BCD2DEC(raw[6]); return 0; }

每个字节都要先掩码再转换。秒寄存器的 bit7 是 VL 而不是数据位，如果直接拿整字节去BCD2DEC，秒会变成一个 80 以上的怪值。小时的 bit7、bit6 恒 0，日的 bit7、bit6 恒 0，月的 bit7 是世纪位，这些位在读取时都必须先掩掉。这个细节在手册里写得很清楚，但例程里漏掉的情况非常多，现象就是「读出来的小时永远是 0 到 23 之间没问题，但某些板子上突然变成 60 多」。

4.2 BCD 转换、世纪位与星期计算

PCF8563 里所有时间都是 BCD 编码，高 4 位是十位，低 4 位是个位。转换宏很简单：

#define BCD2DEC(x) ((((x) >> 4) & 0x0F) * 10 + ((x) & 0x0F)) #define DEC2BCD(x) ((((x) / 10) << 4) | ((x) % 10))

世纪位在月寄存器的 bit7，C=1表示当前世纪是 20xx，C=0表示 19xx。绝大多数项目默认 20xx，写入时把这一位清掉就行，但读取时如果发现 C 位异常，说明芯片被别的代码动过，值得警惕。

星期寄存器是个纯软件约定：芯片只负责 0 到 6 循环计数，不关心哪一天是周一。有的项目把 0 当周日，有的当周一，两套代码混用的结果就是显示出来的星期永远差一天。我一般在上电校时的时候用日期算一次星期写进去，之后不再依赖芯片的星期值，而是每次读时间后由年月日重算：

/* 返回 0=周日，1=周一 ... 6=周六 */ uint8_t rtc_calc_weekday(uint16_t year, uint8_t month, uint8_t day) { static const uint8_t t[] = {0,3,2,5,0,3,5,1,4,6,2,4}; if (month < 3) year -= 1; return (year + year / 4 - year / 100 + year / 400 + t[month - 1] + day) % 7; }

用日期重算的好处是自洽：就算芯片里的星期被写错，显示层也不会跟着错。坏处是多一次计算，对秒级刷新的界面毫无压力。

4.3 VL 位、STOP 位与写入时的原子性

写时间比读时间多两道坎。

第一道是 STOP 位。PCF8563 的 Control_1 寄存器 bit5 是 STOP，置 1 时时钟停止计数，清 0 时恢复。为什么要停？因为如果一边写秒、分、时一边芯片在走秒，写到一半发生进位，写进去的秒和分会互相矛盾。标准做法是：置 STOP → 连写 7 个字节 → 清 STOP。

uint8_t pcf8563_write_time(const rtc_time_t *t) { uint8_t raw[7]; uint8_t ctrl1 = 0; uint8_t ret; raw[0] = DEC2BCD(t->second) & 0x7F; /* 清 VL 位，表示时间已重新校准 */ raw[1] = DEC2BCD(t->minute) & 0x7F; raw[2] = DEC2BCD(t->hour) & 0x3F; raw[3] = DEC2BCD(t->day) & 0x3F; raw[4] = t->weekday & 0x07; raw[5] = DEC2BCD(t->month) & 0x1F; /* 世纪位单独按需置位 */ raw[6] = DEC2BCD(t->year); /* 先置 STOP 停振，避免写入过程中秒计数跳变 */ ret = soft_i2c_read_regs(PCF8563_ADDR_W, PCF8563_ADDR_R, PCF_REG_CTRL1, &ctrl1, 1); if (ret) return ret; ctrl1 |= 0x20; ret = soft_i2c_write_regs(PCF8563_ADDR_W, PCF_REG_CTRL1, &ctrl1, 1); if (ret) return ret; ret = soft_i2c_write_regs(PCF8563_ADDR_W, PCF_REG_SEC, raw, 7); if (ret) return ret; ctrl1 &= ~0x20; /* 清 STOP，时钟重新走 */ return soft_i2c_write_regs(PCF8563_ADDR_W, PCF_REG_CTRL1, &ctrl1, 1); }

第二道是 VL 位。VL 是「电压低」标志，芯片检测到供电电压跌到阈值以下时自动置 1，含义是「我可能停过，时间不可信」。这个位在写秒寄存器时会被一起写入，写 0 就等于承认「我重新校准过，从现在开始可信」。所以校时流程里必须显式清 VL，否则下次上电读到的第一帧永远是「时间不可信」。

一个容易被忽略的边界是ret的传递。上面每一步失败都直接返回，但这时候 STOP 位可能已经被置 1 却没被清掉，芯片会一直停振。更稳的做法是用goto或者状态标记，保证无论哪一步失败，最后都尝试清一次 STOP。这个细节在实验室里看不出来，上了现场就是「换完电池时间不走」的故障。

5. 避坑与排查：模拟 IIC 读 PCF8563 最容易翻车的五处

5.1 现象：ACK 恒为 1，一次都读不到

现象：soft_i2c_write_regs返回 1，说明设备地址阶段就没人应答，示波器上看 SDA 在第 9 个时钟始终是高。

原因：常见三种。一是地址写错，把 0x51 直接当成总线地址发出去；二是上拉电阻没焊或者焊成了 10kΩ 以上，从机根本拉不动；三是 SDA 和 SCL 接反，代码里拉 SCL 实际拉的是 SDA，时序全乱。

解决：先量两根线的静态电平，空闲时都应该是 VCC 附近。再用万用表量上拉电阻实际阻值，4.7kΩ 是常态。地址用宏算，别手写。如果这些都正常还是无应答，把速率降到 10kHz 试一次，能通就说明是上升沿太慢，减小上拉阻值或者缩短走线。

5.2 现象：读回全 0xFF 或全 0x00

现象：读 7 个字节全是 0xFF，或者全是 0x00，时间显然是错的，但函数返回成功。

原因：全 0xFF 通常是 SDA 一直是被上拉成高，从机从未参与通信，本质还是没应答，只是某些封装里把 NACK 当成功返回了。全 0x00 则是 SDA 被一直拉低，可能是总线死锁，也可能是读的方向位写错，主机在从机没驱动的时候采样到了低电平。

解决：把i2c_read_byte的 ACK 分支和soft_i2c_read_regs的返回码都打出来，先确认每一段是不是真的收到 ACK。然后检查读方向的设备地址是不是 0xA3。总线死锁的话，初始化时补 9 个 SCL 脉冲再发 STOP，基本都能救回来。

5.3 现象：写进去的时间不走，或者走一次就停

现象：校时后读出来时间是刚写进去的值，过几秒再读还是那个值，秒不动。

原因：STOP 位没清。pcf8563_write_time里先置了 STOP，如果后续某一步失败直接 return，STOP 就留在了 1。还有一种情况是 Control_1 读回来的时候把 TEST 位也一起写回去了，芯片进了测试模式。

解决：置 STOP 之后的所有失败路径都必须尝试清 STOP，用统一的清理出口。另外写 Control_1 时只改 bit5，其他位保持原值，不要整个字节覆盖。写完立刻读一次秒寄存器，隔 2 秒再读一次，两次不同才说明真的走起来了。

5.4 现象：短接线能读，长排线就丢包

现象：用 10cm 的杜邦线直接连能稳定读数，换成 30cm 排线后偶发 NACK 或者数据位错。

原因：总线电容随线长增加，上升沿变缓，100kHz 下从机采样到的上升沿可能已经越过阈值附近，出现抖动。上拉电阻偏大时这个问题会被放大。

解决：把上拉从 4.7kΩ 降到 2.2kΩ，同时把模拟 IIC 的速率降到 50kHz，半周期延时翻倍。这两条一起做，绝大多数长线问题都能压下去。如果还是不行，就在 SDA、SCL 上各串一个 22Ω 的小电阻抑制过冲。

5.5 现象：换完电池时间仍然归零

现象：主板断电、后备电池在位，重新上电后读出来的时间还是一片 00，VL 位是 1。

原因：VL 位没在校时流程里被清掉，或者根本就没做过校时。也有一种情况是电池座虚焊，量电压是 3V 但一加载就掉，芯片实际经历过掉电。

解决：上电流程固定成「读 VL → 若 VL=1 则校时并清 VL → 再读一次确认」，别指望芯片自己恢复。电池电压在断电瞬间用示波器抓一次，看有没有跌落，虚焊的座子静态测量是看不出来的。

6. 让读数长期可信：上电自检、漂移核对与一套容错封装

模拟 IIC 调通只是第一步，真正让它长期可用的是上电自检和读数容错。我的习惯是在pcf8563_init()里做三件事，全部通过才允许业务层使用 RTC。

第一件是总线存活检测：发一次设备地址，收不到 ACK 就重试 3 次，每次之间补 9 个 SCL 脉冲，还不行就标红。第二件是寄存器回环：拿 Timer 寄存器 0x0F 写一个 0x5A 再读回来，验证写通路；这一步比读时间更能暴露写时序的问题，因为写寄存器需要完整的 START-地址-寄存器-数据-STOP 五段。第三件是VL 判定：VL=1 就强制走一次校时，校时源可以是编译时间，也可以是外部授时接口。

漂移核对我一般按这个表来做，跑满 24 小时看偏差落在哪一档：

容错层面的封装建议是：读时间不直接返回结构体，而是返回「读到的秒数」加上一个有效性枚举，业务层拿到RTC_TIME_INVALID就退回本地软时钟，不要让界面显示一个明显错误的时间。我一般会在里面加一层「二次确认」：连续读两次，两次秒数差值在 0 到 2 之间才认，差值大于 2 就重读一次，最多重试三次。这个策略在总线上有干扰的时候特别管用，代价只是多花几十微秒。

有个教训我记了很久：早期版本里我在中断服务函数里直接读 RTC，结果主循环里也在读，两条路径同时操作模拟 IIC 的 GPIO，波形直接错乱，读出来的时间随机跳。后来我给模拟 IIC 加了一个极简的互斥标志，进入事务前置位、退出时清零，冲突时直接返回忙。从那以后我每次接新的模拟 IIC 外设，都强制先把「谁在调、在什么上下文里调」列一遍，再动代码。希望帮到你。

本文还有配套的精品资源，点击获取