最近圈子里聊得比较多的是面向专业音频设备的新款DAC方案。说白了DAC数模转换器就是数字音频和模拟世界之间的那道桥尤其到了High-Res Audio高解析度音频时代录音接口、调音台、监听控制器这些专业设备能不能把24bit/192kHz的细节完整还原最终都得看DAC这一关过不过硬。这篇文章我不打算替任何厂商吹参数而是想借着这个新品的热度把DAC选型、架构差异、信号质量和实际排查这些事从头到尾捋一遍给正准备做音频硬件、或者正在调试音频板卡的朋友一份能直接抄的参考。我这些年陆陆续续做过波形发生器、音频接口、多通道数据采集卡也帮朋友救过不少DAC输出波形惨不忍睹的板子。说实话DAC这个东西芯片手册上写得再漂亮一上示波器、一进音频分析仪问题就全暴露了。尤其是专业音频设备对噪声、失真、时钟稳定的要求比消费级播放器高一个量级很多坑都是踩过之后才真正理解的。下面我把能想到的都写出来。1. 新品DAC背后的需求专业音频设备在High-Res时代到底缺什么1.1 专业音频设备的DAC升级需求从哪来现在高解析度音频已经不是发烧友专属了录音棚交付的母带文件、流媒体平台的Hi-Res专区、甚至现场演出的多轨回放系统都在往24bit/192kHz往上走。这对专业设备的DAC环节提出了实打实的要求位深不够动态范围和底噪的理论下限就摆在那采样率上不去高频细节和数字滤波器的设计要求就完全不同。很多朋友觉得专业设备听感好是因为模拟放大部分做得好其实DAC才是数字音频格式能不能落地的关键。前端数字处理再强最终都要靠DAC把0和1变成模拟电压信号。像录音棚常见的音频接口、监听控制器、母带ADC/DAC一体机它们内部用的DAC如果还是十几年前的老方案在高解析度信号的还原上就会明显吃力高频发虚、声场压缩、底噪可闻。所以新款DAC芯片一出来最先跟进的就是这些专业设备厂商不是没道理的。高解析度时代专业DAC要解决的核心问题其实是三个把噪声压到人耳和测试仪器都难以察觉的水平把时钟抖动对音质的影响降到最低把模拟输出级的失真正做到足够干净。这三个问题听着简单实际做起来牵涉到芯片架构、电源设计、PCB布局、时钟分配任何一个环节掉链子DAC的性能都发挥不出来。1.2 高解析度DAC的关键指标怎么看拿到一款新DAC芯片很多人的第一反应是看信噪比和采样率。这没错但不能只看这两个数字我建议大家至少关注下面这几个维度它们才是专业音频场景里真正影响结果的指标。动态范围和信噪比现在主流Delta-Sigma架构DAC标称信噪比都能做到120dB以上这个数字代表的是理论上能还原的最小信号和最大信号的比值。专业设备里我更看重带外噪声也就是高频段的噪声整形产物很多芯片信噪比标得很高但噪声频谱在20kHz以上翘得很厉害后面不加滤波器的话会给后级功放带来额外的负担。THDN总谐波失真加噪声这个指标直接反映DAC在小信号和大信号下的线性度。专业音频设备一般要求做到-100dB以下也就是0.001%左右。这里有个容易忽略的点THDN是随输出电平变化的很多芯片在满幅输出时表现不错但在-60dBFS的小信号下失真会明显恶化这个参数才是区分专业和消费级的关键。采样率和DSD支持至少原生支持192kHz已经成了标配更重要的看有没有DSD直通路径。DSD解码对DAC架构有要求R2R架构做原生DSD有先天优势Delta-Sigma芯片则需要内部做转换这个过程可能引入额外的噪声整形。时钟抖动和通道一致性多声道设备比如全景声回放系统特别看重通道间的相位一致性DAC芯片的时钟恢复电路、内部延迟差异都会影响最终的声音定位。时钟抖动的指标不在datasheet首页但往往是专业设备听感差异的根源。我自己的习惯是拿到新DAC评估板先跑一遍标准的音频分析仪测试项频率响应、THDN vs 电平、FFT频谱、IMD互调失真再拿几段真实录音素材做主观听感对比。仪器数据不骗人但听感能帮你在几个数据相近的方案里做取舍。2. 三种主流DAC架构实测认知R2R、Delta-Sigma与PWM2.1 R2R DAC电阻网络的精度哲学R2R电阻梯形网络架构是DAC里最朴素也最讲究的一种。它用等值的R和2R电阻组成二进制加权网络通过开关切换每个位的电流或电压直接在输出端合成模拟信号。好处是转换速度极快、没有过采样噪声、对小信号线性度天然好而且在做原生DSD解码时可以直接把DSD比特流转成模拟信号不需要内部Delta-Sigma转换。但R2R有个致命的工程难点电阻精度直接决定线性度。一个16位的R2R DAC最高位电阻的误差哪怕只有0.01%都可能让输出出现明显的非线性台阶表现为失真变大、小信号不准确。所以市面上做得好的R2R DAC用的都是精密薄膜电阻阵列甚至需要用激光调阻把每一颗电阻都校准到位。这也就是为什么R2R架构的发烧级解码器价格一直居高不下。实际布线时R2R网络还有个容易被忽视的问题网络输出节点的阻抗很低运放的输入偏置电流流经这个节点会产生额外的电压误差。我试过用普通运放直接接R2R网络低电平输出时误差明显后来换成低偏置电流的FET输入运放情况才好转。另外R2R网络的基准电压走线一定要用开尔文接法也就是把基准检测点和负载点分开走线否则大电流流过基准走线造成的压降会被当成输出信号的一部分。如果你在做高解析度音频解码器R2R架构的优势在于可以做到真正的无数字滤波的“原始”声音很多人喜欢这种风格。但要注意R2R DAC的输出含有采样率相关的镜像频率分量后面必须设计高质量的模拟低通滤波器否则带外噪声很严重。2.2 PWM DAC用MCU实现16路16位DAC的方案拆解搜“f103 16路 16位 pwm dac”的朋友还挺多的这确实是个工程上很吸引人的想法用STM32F103这种不到十块钱的MCU加几个电容电阻就搞出一堆DAC通道。原理上PWM信号的平均值等于占空比乘以电源电压经过低通滤波把PWM的基频和谐波去掉剩下的就是目标模拟电压。但这里有个绕不开的矛盾PWM的分辨率和频率是互相制约的。STM32F103的系统时钟最高72MHz如果要用定时器做16位分辨率的PWM也就是计数周期是65536个时钟那PWM的更新频率就只有72MHz除以65536约等于1.1kHz。这个频率太低了后面的低通滤波需要把1.1kHz的基波压下去滤波器的截止频率只能设在几百赫兹动态响应完全没法看更不用说做音频。工程上更可行的做法是这样一是降低分辨率到12位甚至14位PWM频率能提到17kHz以上配合二阶有源滤波可以做出能用的信号源或控制电压二是改用Sigma-Delta调制思路用1位或几位的PWM做噪声整形用较低的输出频率实现较高的有效分辨率这是很多MCU内置DAC的实际做法滤波压力小很多有效位数也能做到16位左右。关于16路同时输出F103的高级定时器TIM1和TIM8各有4个通道普通定时器TIM2到TIM5也是各4个通道所以要16路输出至少得用4个定时器。这里有个共享时钟的问题定时器的预分频和自动重装值必须设置成一样才能保证16路PWM频率一致但占空比可以各自独立。我用过一个取巧的办法用DMA把16个占空比值打包成一次突发传输由更新事件触发DMA这样所有通道的占空比在同一时刻更新通道间的相位差能做到很小。PWM DAC的优点是成本极低、通道数可以做得很多、输出范围调整灵活缺点是纹波大、动态响应慢、噪声性能和大厂专用DAC芯片完全没法比。所以它适合的场景是LED亮度控制、电机驱动、电源校准、廉价的信号发生器以及不追求音质的背景音乐播放。要是拿来做高解析度音频的专业设备我劝你还是老老实实用专用DAC芯片。2.3 Delta-Sigma DAC与架构选型对比现在市面上绝大多数的音频DAC芯片都是Delta-Sigma架构包括ESS、AKM、Cirrus Logic这些主流厂商。它的核心思路是用很高的过采样率把量化噪声推到超声频段再用噪声整形滤波器把带内噪声压低。好处是可以在低成本、低精度元件下实现很高的有效位数芯片集成度高外围电路简单。Delta-Sigma DAC也有自己的问题一是输出具有固有延迟做多设备同步时要小心二是对小信号存在极限环振荡会让极低电平的音频出现可闻的噪声调制三是噪声整形在带外产生大量高频噪声对后级模拟滤波器要求高。这些都不是致命的但做专业设备时设计者要心里有数。我做选型时一般这样考虑要求绝对精度和动态范围且预算充足用R2R或者高端的Delta-Sigma芯片都行R2R更适合追求原生DSD解码的场景追求性价比和集成度选主流Delta-Sigma芯片ESS的ES9038、AKM的AK4493这类都是久经考验的型号MCU控制、多通道、低成本场景PWM DAC或MCU内置DAC够用。下面这个表是我常用的对比维度给大家参考架构精度速度带外噪声成本典型应用R2R高依赖电阻精度快含镜像频率分量需强力滤波高母带级解码器、测试仪器Delta-Sigma很高过采样噪声整形中高频噪声整形产物多中专业音频接口、录音声卡PWM中低受频率限制慢基波与谐波丰富极低控制信号、简易波形发生器补充一句很多MCU比如ESP32内置了DAC但位数通常只有8位适合做简单的音频提示音或者视频同步的低质量音频输出。如果你看到有人在用ESP32做DAC并配合视频玩那基本是图个方便不是冲着音质去的。3. 硬核实操方波过冲、下冲振荡与DAC噪声的定位和整改3.1 方波过冲振铃的排查步骤用示波器看DAC输出的方波上升沿出现明显过冲紧接着一串衰减振荡下冲也比较严重——这是我在调试DAC输出时遇到最多的问题。高频振铃看着像“电路没工作好”其实原因往往很具体。先按顺序排查。第一步把后级负载断开只看DAC输出经过运放后的裸波形。如果空载时振铃消失那就是后级负载电容太大或者输入阻抗太低运放驱动不起如果空载时振铃还在问题就在运放环路或者PCB走线本身上。第二步检查运放的反馈补偿。高速运放在增益接近1的时候相位裕度往往不足反馈通路的寄生电容会进一步减小相位裕度。我在一个波形发生器模块上遇到过输出方波过冲35%的情况后来在运放输出端串了一个33Ω电阻过冲直接降到8%左右再在反馈电阻上并联一个1pF电容做超前补偿振铃就基本没有了。这个电阻值不是随便拍的它是为了和PCB走线的寄生电容、ADC输入电容一起形成阻尼具体阻值可以用仿真扫描也可以在板子上直接换几个值看波形。第三步检查PCB走线。DAC输出走线如果太长太细且没有做阻抗控制走线的寄生电感和寄生电容会形成LC谐振谐振频率通常在几十MHz到几百MHz表现为振铃。对策是把输出走线加宽、缩短关键信号做包地处理必要时在输出端加一个小电阻做串联阻尼。另外示波器探头本身的电容也会影响测量结果建议用10x档配合短地线避免用长鳄鱼夹地线那个地线电感会把振铃测得很夸张。下冲振荡很多时候和过冲是同一个问题都是高频能量没有被很好地吸收。如果下冲特别深要留意是不是运放的输出级在进入饱和后被负载电容反灌电流导致内部极点翻转。这种情况下输出端的隔离电阻一定要加不能省。3.2 DAC输出噪声的来源与抑制方案DAC输出端的底噪高频谱里有杂散尖峰这在高解析度音频设备里是大忌。噪声来源我归成五类逐个说。量化噪声和位深相关16位和24位的理论底噪下限差48dB左右。如果你的系统还在用16位DAC做高解析度音频那瓶颈根本不在电源和布线先换24位芯片再说。电源噪声数字电源的开关毛刺通过DAC的模拟电源引脚耦合进输出是高频杂散的常见来源。解决方法是模拟电源单独用LC滤波DAC芯片的每个电源引脚都要有就近的0.1uF陶瓷电容同时并联一个10uF钽电容或MLCC覆盖不同频段的去耦需求。很多DAC的数据手册里给了推荐去耦电路我建议直接照抄别自己发挥。参考电压噪声DAC的参考电压如果不干净输出会带上固定频率的杂散。一般的参考芯片输出纹波很小但后级必须有RC低通滤波R取几欧到几十欧C取10uF以上时间常数足够把那几个上百kHz的噪声分量压下去。时钟抖动对音频DAC来说时钟抖动的直接影响是输出信号相位噪声变大听感上就是声场变糊、高频毛躁。降低抖动最有效的办法是尽量用DAC芯片内置的PLL或者外部高性能时钟源同时把数字隔离和模拟隔离做好。PCB上时钟信号走线要远离模拟输出线必要时用接地线隔开。地弹数字地上的瞬态电流在PCB走线阻抗上产生压降这个压降被模拟电路当作信号放大了。所以DAC的模拟地和数字地要单点连接尽量靠近DAC芯片的焊盘不要让数字地和模拟地大面积重叠。分离的AGND和DGND之间用一个0Ω电阻或者磁珠连接是很多量产板的做法。我见过一块音频板DAC输出FFT频谱里总有一个恒定的1.2kHz杂散找了半天发现是附近一颗DCDC的开关频率和它的谐波通过地线耦合进来的。后来改动PCB把DCDC的输出电感远离DAC模拟区并用一个小铜皮围出隔离区杂散直接掉了30dB。这类问题用频谱仪看特别直观拿FFT逐个频点排查基本都能定位。3.3 FPGA DAC任意波形发生器的布线与时序补充如果你在做基于FPGA的高性能任意波形发生器DAC芯片的选择和接口设计决定了大半性能。FPGA负责把波形数据从存储器里读出来按设定速率送给DACDAC再把数字码变成模拟信号。这种方案能做很高的频率但核心约束在三个地方采样时钟、存储深度和DAC接口时序。采样时钟决定了最高输出频率按Nyquist定理输出频率要低于采样率的一半实际设计通常只用到采样率的40%以内才能保证输出信号的SFDR无杂散动态范围。存储深度决定波形长度任意波形发生器要能播放长时间复杂波形存储就不能太小至少1M点起步。接口时序方面LVDS接口的高速DAC要求数据和时钟严格对齐走线等长是基本操作数据线长度差要控制在±0.5mm以内否则采样时刻误差会表现为噪声。我做过的第一版FPGA任意波形发生器DAC数据线和时钟线的走线长度差了大概3mm结果输出50MHz正弦波的杂散只有50dBc怎么优化插值都不行。后来把数据线全部绕等长和时钟线的长度差压到0.3mm以内杂散直接提到62dBc。这种问题在原理图上是看不出来的只有实测才能发现所以画板的时候就要把等长规则定好。另外FPGA的I/O端口驱动能力设置也很关键。输出数据线的驱动电流太大会造成过冲和振铃影响DAC的建立时间太小则边沿太缓采样时序紧张。我一般把FPGA的I/O驱动强度设置为12mA左右配合22Ω的串联端接电阻用示波器看波形边沿没有明显过冲为基准。专业设备里模拟输出区域和数字逻辑区域最好物理分隔两边的电源用磁珠隔离地平面可以共用一个完整平面但不要让数字信号跨过模拟区域。4. 问题速查表与实战经验4.1 常见问题速查表问题现象可能原因定位方法整改措施方波过冲/振铃运放带宽不足、负载电容过大、走线寄生电感断开负载看波形扫反馈电容值输出串33-50Ω电阻反馈加1pF电容下冲过深运放输出级饱和负载反灌电流换成高带宽运放减小负载电容输出加隔离电阻加强电源去耦FFT有固定杂散尖峰电源开关噪声耦合、参考电压不干净定位频率来源断开后级分区间LC滤波、加强去耦、参考RC滤波底噪偏高位深不足、DAC本身噪声地板高看FFT本底噪声水平换24位DAC芯片优化电源和布线输出延迟不均Delta-Sigma芯片固有延迟多声道不同步测各通道相位差用同一主时钟软件延迟补偿小信号失真大DAC非线性、电阻精度不足R2R测-60dBFS的THDN校准电阻网络或选用更优DAC架构高采样率下锁不住信号时钟抖动大、PCB时钟走线干扰检查时钟源、眼图用低抖动时钟芯片时钟走线包地上面这些现象我在不同项目里都遇到过定位的思路基本都是先隔离、再测量、最后针对性整改。隔离的目的是把问题范围缩小到DAC本身、电源、时钟、PCB布局中的某一个环节避免来回瞎调。4.2 几个值得抄走的实操细节电源去耦电容一定要按芯片手册放位置尽量靠近电源引脚。我见过不少板子DAC芯片的电源去耦电容放在了芯片背面中间还隔了几十个过孔效果大打折扣。正确的做法是0.1uF的小电容贴着芯片电源引脚放大容量电容可以稍微远一点但不能超过5mm。示波器测量DAC输出时探头要用10x档用探头自带的地线弹簧或者用最短的接地线。我刚开始做音频板时用了一个15cm的长地线夹子测出来的波形全是振铃还以为板子有问题后来才发现是测量方式的问题。音频DAC的输出端一定要预留抗混叠滤波器的位置。很多DAC芯片的datasheet会在典型应用里画一个二阶低通滤波器但有些工程师觉得画了就有实际在量产时为了省成本把滤波器的电容电阻省了。我建议这部分成本不要省尤其对高解析度音频带外噪声如果不滤掉后级功放容易过载声音听起来会很躁。如果你用PWM DAC做16路输出别忘了每路的滤波电路参数要一致。我测试过一个多路输出板卡通道间的纹波大小差了3倍原因是滤波电容的容差分摊和布局不对称导致的。后来把所有通道的滤波元件统一换成了1%精度板子做对称布局通道间的纹波差异才压到可以接受的范围。DAC评估板和量产板的性能差距往往会让人头疼。评估板通常用大面积地平面、优化的电源和干净的布局量产板因为结构限制经常没法完全复刻。建议画量产板的时候把评估板的电源去耦、地平面分割、输出滤波这几个核心元素保留下来其他非关键部分可以妥协这样能大幅缩短调测周期。关于DSD和PCM的兼容现在不少新DAC支持两种格式的自动切换但切换瞬间容易出现爆音或短暂静音。专业设备里这种切换毛刺是不能接受的所以一定要看芯片有没有处理这个问题的机制比如静音控制脚、软复位等。我测试过一款号称DSD直通的新DAC切换时还是有一声“咔哒”后来在固件里加了切换静音才解决。最后分享一个小技巧无论做什么音频设备我都会在DAC输出端预留一个空闲的运放缓冲器和几个0402的电阻电容位置用来做最后的增益调整和阻抗匹配。这个预留位置在量产板上可以不贴但调试阶段真的很方便改增益、加滤波器、调输出阻抗都不用重新画板。我在实际使用中还有一个体会DAC芯片的性能上限往往要等到你把电源、时钟、PCB布局都做到位之后才能看到。很多评测指出的“某某芯片声音冷”“某某芯片声音糊”大概率不是芯片本身的问题而是周边电路没做好。先把基础打牢再谈音色。