ARTICLE · INTELLIGENCE

战地情报 · 详情页

来自尧图项目组的一线实战观察与深度解析

PCIe-4.2.2.2 Ordered Set Blocks

PCIe-4.2.2.2 Ordered Set Blocks 在128b/130b编码体系中,有序集(Ordered Sets)是物理层(PHY)的“控制平面指令集”。它们不是用户数据,而是用于链路训练、时钟补偿、功耗管理和边界同步的特定序列。本段规范揭示了有序集设计的两个核心架构原则:“全链路同步广播”与“每通道独立信息载荷”。这对芯片的时钟树分布(Clock Tree Distribution)和通道去偏斜(Lane De-skew)逻辑有直接影响。第一部分:有序集的“宪章”——全链路同步,但每通道可独立变化An Ordered Set Block contains a Sync Header followed by one Ordered Set. All Lanes of a multi-Lane Link must transmit the same Order
RELATED READING

延伸阅读

更多一线实战笔记与深度复盘,助您持续精进