简介这是一份面向模拟IC设计学习者的两级全差分高增益放大器设计文档完整覆盖从性能指标设定、电路结构选型、参数计算、原理图绘制、前仿真、版图设计到DRC/LVS物理验证的完整流程。内容基于华大九天Aether平台与0.18um PDK详细给出了第一级套筒式共源共栅与第二级共源放大器的宽长比计算、偏置电压分配、共模反馈及密勒补偿设计并列出开环增益≥90dB、0dB带宽≥500MHz、相位裕度≥50°等关键指标以及三种PVT Corner的仿真要求适合微电子、集成电路专业学生及初入模拟设计岗的工程师系统学习。资源为单个PDF文件大小1.65MB包含设计思路、计算公式、仿真结果与版图验证要点可帮助读者快速建立全差分高增益OTA的设计方法论。已有96人学习/下载作者为liuliuhelingdao资源页见CSDN下载链接。 做模拟集成电路设计的人对“全差分高增益放大器”这七个字应该都不陌生。教科书里它是高频考点流片时它是模拟前端、ADC前端、高性能运放的核心骨架。我当年第一次完整设计两级全差分运放时天真地以为把教科书里那几张经典电路图搬进Cadence就能跑出指标——结果第一版共模反馈就让我熬了三个通宵。这篇文章把我从原理推导到仿真验证再到版图落地的完整思路写清楚尤其是那些教科书不会明说、但流片时一定会踩的坑希望对正在啃这个题目的朋友有实际帮助。文章面向的读者我认为有三类正在做课程设计或毕业设计的微电子专业学生、刚入职从事模拟IP设计的初级工程师、以及想系统补全全差分放大器设计方法论的从业者。无论你是用Cadence Virtuoso还是HSPICE跑仿真这套设计思路都通用。1. 为什么一上来就选两级全差分设计目标背后的工程逻辑先回答一个很多新手会问的问题为什么非要两级单级折叠共源共栅也不差吧增益随随便便做到60dB以上还不用操心共模反馈教科书里不也经常拿它当典型案例这个问题的答案取决于你的应用场景。单级折叠共源共栅运放确实有很多优势速度快、增益尚可、结构相对简单。但它的死穴在于输出摆幅。为了让增益足够高输出端至少要叠三层管子——下侧尾管、共源共栅管、负载管每一层都要分掉一部分电压余度留给输出的有效摆幅就变得很可怜。在1.8V甚至1.2V电源电压下单级结构勉强能输出0.5~0.8V的峰峰摆幅这在高分辨率ADC的采样保持电路里完全不够用。两级结构就是把这个问题拆开了解决第一级只管把电压增益做高不去管摆幅第二级专门负责提供电压摆幅用简单的共源级结构输出端只用一层管子。这样级联起来既拿到了高增益又保住了输出摆幅。两级结构还有一个教科书里常被一笔带过的优势——噪声和失调的折中更灵活第一级可以用较大的过驱动电压压低噪声第二级则不需要那么严苛的噪声指标。至于“全差分”核心价值在于共模抑制和抗干扰。全差分结构对电源和地线上的噪声有天然的共模抑制能力这在混合信号芯片里极其重要。数字电路开关噪声通过衬底和电源耦合进来单端放大器很难彻底滤除这些干扰而全差分放大器可以把这些干扰当作共模信号抑制掉。同时全差分输出能让输出摆幅翻倍——正端和负端各摆一半效果上等效于多获得了一倍的信号空间。这就是为什么高精度、高速的应用场合主流选择基本都是全差分结构。**核心设计目标*在动工之前需要明确*通常是一个增益大于80dB、单位增益带宽50~100MHz、相位裕度大于60°、输出摆幅接近轨到轨、功耗不超过预设预算的两级全差分运放。这些指标互相制约明确优先级是动手设计之前最关键的准备工作。2. 指标拆解从增益、带宽到功耗先算清楚账再动手设计放大器不是上来就画电路图而是从指标体系中反推出每一级的负载、电流和管子尺寸。这就像盖房子之前先算承重指标算不清楚后面仿真各种调参调到怀疑人生是肯定的。2.1 增益分配两级到底各分多少两级总增益等于各级增益的乘积。第一级通常采用共源共栅负载的结构增益做到40~50dB不困难第二级是简单共源结构直接靠负载电阻或电流源负载产生增益一般在20~30dB。两级加起来轻松超过70dB好的设计能做到80~90dB。我的习惯是让第一级贡献更多增益。原因很直接第一级的噪声和失调经过放大后直接反映在输入端等效输入失调和噪声由第一级决定。第一级增益做得高可以把第二级的非理想因素比如电源噪声、衬底噪声耦合在等效到输入端时被第一级增益折算得很小。换句话说第一级负责“纯净”第二级负责“摆起来”。2.2 带宽预算与米勒补偿的代价单位增益带宽GBW由第一级的跨导和米勒补偿电容决定公式是GBW gm1 / (2π × Cc)。这里gm1是第一级输入管的跨导Cc是米勒补偿电容。很多人设计带宽时只顾着调大gm1结果功耗爆炸。更合理的思路是先定补偿电容再反推gm1。Cc的取值一般在负载电容的1/2到1/3之间。比如负载电容是2pFCc取0.5~1pF然后根据目标GBW反推需要的gm1 2π × GBW × Cc。GBW指标是100MHzCc取0.8pF那gm1大约是0.5mA/V。有了gm1再根据电流密度和过驱动电压反推输入管尺寸和尾电流。这样算下来每一步都有依据而不是碰运气。2.3 功耗分配尾电流的合理布局两级放大器的功耗大头在两处第一级尾电流源和第二级偏置电流。第一级尾电流同时决定了输入管的gm和摆率。摆率SR Iss / Cc如果要达到50V/μs的摆率Cc 0.8pF那Iss至少要40μA实际设计我会留30%余量取到60μA左右。第二级电流则要根据输出摆幅和负载电容来定。输出级要能驱动大电容负载瞬态电流不足输出波形就会明显变差。一个经验性原则第二级静态电流至少是峰值输出电流需求的三分之一到二分之一。比如输出要驱动2pF电容在10ns内摆1V平均电流I C × ΔV / Δt 2pF × 1V / 10ns 200μA那第二级静态电流最好不要低于100μA。提示这部分计算看起来繁琐但真的省掉的话后面跑仿真时你会发现不是在调尺寸就是在调偏置永远在打地鼠。花半小时把账算清楚后面顺利程度完全不一样。3. 核心电路逐级拆解输入级、第二级和米勒补偿的取舍两级全差分放大器的电路结构有不少变体但核心思想一致。我以最常见的结构——第一级全差分折叠共源共栅、第二级全差分共源级来展开说明。3.1 第一级折叠共源共栅把增益做扎实输入级我选pmos输入对。原因很简单pmos的1/f噪声比nmos低一到两个数量级对低频、高精度应用非常友好。输入对管的尺寸需要结合gm和匹配性综合考虑——增大宽长比能提升gm和匹配性但寄生电容也会随之增大反而可能吃掉高频性能。折叠共源共栅的“折叠”体现在输入对管所在的支路电流方向与输出支路相反这样输入共模电平允许更低适合输入端靠近地电位的应用。增益管采用共源共栅连接输出阻抗大约等于ro的平方量级这保证了第一级能轻松拿下40~50dB的增益。第一级输出端的共模电平大约在VDD - Vdsat附近。这个电平将直接作为第二级的输入共模电平。因此第二级输入管必须能容忍这个较高的共模电压这往往是通过选择pmos输入管或调整第二级输入管的类型来实现的细节上要提前规划好。3.2 第二级共源级撑起输出摆幅第二级就是一个把增益和摆幅落地的地方。共源放大器采用电流源做负载增益为gm×ro负载管并联等效阻抗一般能贡献20~30dB。输出端只有两个管子叠着——放大管和负载管——所以输出摆幅很宽接近轨到轨。第二级的尺寸设计原则是输入管gm决定增益同时它的尺寸也决定了输入寄生电容这个电容会与第一级输出端的高阻节点形成一个分压关系可能吃掉高频增益。所以第二级输入管不能盲目做大要在增益和寄生之间找平衡。3.3 米勒补偿让两级稳定地工作两级放大器的稳定性核心靠米勒补偿电容Cc。它跨接在第一级输出高阻节点与第二级输出输出节点之间利用米勒效应把等效电容放大到与第一级输出阻抗形成主极点。同时米勒补偿还会引入一个右半平面零点这个零点会恶化相位裕度。处理这个零点最常用的办法是在补偿电容支路上串联一个调零电阻Rz。电阻的取值约为1/gm2第二级输入管跨导的倒数可以让零点从右半平面移到左半平面或者推到很远的位置进而不影响相位裕度。值得提醒的是调零电阻在PVT工艺-电压-温度变化下会波动所以实际取值不要卡太死留一些裕量仿真确认在极端工艺角下相位裕度仍然够。4. 共模反馈CMFB全差分放大器的隐藏胜负手全差分放大器有一个单端结构完全没有的问题输出共模点没有定义。差分信号被放大了但输出端的绝对电平是无法自稳定的。没有外部约束时输出共模可能漂到电源轨或地轨去整个放大器直接瘫痪。共模反馈电路就是干这个的检测输出共模、与参考电平比较、把误差反馈回偏置来稳住共模点。4.1 连续时间CMFB vs 开关电容CMFB共模反馈分两大类连续时间CMFB和开关电容CMFB。连续时间CMFB用电阻分压或源跟随器检测输出共模通过一个误差放大器调整偏置电流。它的优点是连续工作、没有时钟噪声适合连续时间应用缺点是误差放大器自身也消耗功耗和面积而且它的带宽要足够覆盖信号带宽否则会形成新的稳定性问题。开关电容CMFB则利用时钟控制的电容网络来检测和调整共模优点是不怎么耗静态功耗、匹配性好适合离散时间系统比如开关电容滤波器、流水线ADC。缺点也明显必须在时钟非交叠相内工作而且时钟馈通会引入额外的噪声和纹波。我的建议是如果设计的是面向连续时间信号链的放大器直接用连续时间CMFB省去时钟相关的麻烦如果确定用在离散时间系统里开关电容CMFB通常更合适。**最怕的是一个放大器同时被两种场景复用CMFB的架构选型会被卡住。**做设计前先想清楚应用场景这比任何仿真技巧都重要。4.2 CMFB环路稳定性一个典型的坑CMFB检测的是共模信号但它也是一个反馈环路一样有稳定性的要求。很多人第一次做全差分运放时只盯着差模环路的相位裕度把CMFB环路的稳定性完全忽略——结果瞬态仿真时输出共模来回振仿真器提示“DC convergence failed”还以为是差分环路的问题。CMFB环路的带宽设计必须和差模环路协调。原则上CMFB环路带宽可以设计成与差模环路带宽接近但要确保两个环路不会互相干扰。我习惯的做法是先断开差模环路只仿真CMFB环路的环路增益与相位裕度确保它大于45度然后再把差模环路闭合验证整体性能。很多成熟设计流程里这一步是强制要求但不少初学的朋友不清楚。4.3 共模检测电阻的寄生权衡连续时间CMFB中用电阻分压检测输出共模是最直接的办法。但这个检测电阻会和输出端的大电阻比如输出阻抗上千欧姆形成并联吃掉一部分增益。所以检测电阻不能取太小通常取几百千欧到兆欧级别让它的并联影响可以忽略。不过电阻太大又会面临寄生电容的问题。输出节点上的寄生电容会和检测电阻形成RC低通降低CMFB环路在高频处的增益进而影响CMFB的带宽和稳定。我自己常用的折中是取100kΩ到1MΩ之间的电阻通过仿真检查这个RC极点是否出现在CMFB单位增益带宽之外够用就行不必追求极致。5. 仿真验证流程AC、DC、瞬态一个都不能少电路画完只是开始仿真验证才是真正暴露问题的地方。以下是我完整跑一个两级全差分放大器的流程和关键检查项顺序很重要。5.1 DC仿真先确认工作在饱和区第一件事就是看所有管子的工作状态。把共模输入设为设计值比如VDD/2跑DC工作点仿真然后逐个查看每个MOS管的工作区。要确保第一级和第二级的所有管子都工作在饱和区尤其是第一级输出节点上的共源共栅管。漏源电压Vds是否留有足够的余量——通常至少要比过驱动电压Vov多出50mV以上。如果管子跑到了线性区电路虽然能“仿真通过”但增益、带宽全部大打折扣后面对指标的调试会非常混乱。5.2 AC仿真测增益、带宽、相位裕度AC仿真分为差模环路和共模环路两部分。差模环路把输出单端接地对全差分而言实际是设置差模激励在输出端断开环路用STBStability仿真方式或者传统的断开环路注入测试信号的方法跑出环路增益曲线。检查三项低频增益、0dB时对应的频率GBW、0dB处的相位裕度。我的经验指标底线是相位裕度不低于55°低于50°的运放在瞬态大信号下极易出现振铃。输出负载也要在这一步挂上。负载电容用实际估计值比如下一级ADC的采样电容加上寄生与封装成本我一般按2~3倍核心电容来估算。共模环路用STB分析测CMFB环路的增益和相位裕度。这一步很多人会漏掉但它决定了输出共模是否稳定。前面提过相位裕度至少45°如果CMFB环路不稳定输出共模会出现持续振荡。5.3 瞬态仿真看到真实的波形才有底瞬态仿真最重要的三个测试是单位增益跟随、大信号阶跃响应、以及共模阶跃响应。单位增益跟随就是把放大器接成负反馈跟随器输入一个快速变化的信号观察输出是否精准跟随有没有振铃或过冲。大信号阶跃测试能反映摆率输入给一个大阶跃比如从0到1V看输出的斜率是否符合预期。共模阶跃响应则直接考验CMFB的稳定能力输入端共模突然变化输出共模能回到参考值的速度和误差。如果输出共模回不到参考值说明CMFB的直流增益不够如果来回振荡则是相位裕度不足。5.4 PVT角落仿真别在单一条件下自我感动一套参数在tt工艺角、25°C、1.8V电源下跑出完美结果只是彩票中奖了一半。工程上必须过ss/ff工艺角、-40°C到125°C温度、-10%电源波动这些极端条件。不同工艺角下gm和ro都会变化20~30%甚至更多相位裕度也会跟着移动。设计时一定要保证最差工艺角下相位裕度仍然在45°以上。6. 版图布局与实测心得对称性决定成败电路图设计得再好版图布局不合理流片回来性能照样拉胯。对全差分电路来说对称性是最重要的原则——没有之一。6.1 对称布局镜像的不仅是美观全差分电路的两个半电路必须严格对称。输入对管要采用共质心布局用交叉指结构消除工艺梯度导致的失配。两级电路的左右支路要完全镜像。偏置电路如果共享需要保证到两个半电路的寄生参数一致。我见过不少板子原理图仿真性能一流流片回来失调电压超标最终定位就是版图上输入对管距离太远或者方向不一致导致系统失配远超预期。6.2 电源/地布线避免带来共模抑制退化电源走线要注意两条输出支路的电源路径要等长、等宽、等寄生。全差分结构之所以能抑制电源噪声前提是两个支路看到完全相同的电源阻抗。如果电源线走线不对称电源噪声就变成差模信号直接被放大了——这其实是很多实测中电源抑制比退化严重的幕后原因。6.3 补偿网络与屏蔽别让寄生吃掉性能米勒补偿电容和调零电阻要靠近相关的放大管放置走线尽量短减少寄生对补偿效果的影响。如果补偿电容与输出走线有耦合电容可能会引入额外的零点或极点。输入信号线要做隔离两侧加地屏蔽线防止邻近信号通过寄生电容耦合进来尤其是输入阻抗很高的节点一点点耦合就能造成明显串扰。最后一个实在的经验是流片前把少数几个可以留作调试用的金属层走线预留出来比如某些偏置点的跨接线。这样如果实测出现偏差还能用FIB聚焦离子束修改做验证不然就像考试交卷后才发现漏写了姓名只能认命。两级全差分高增益放大器的设计就是这个流程先算清指标账然后把增益和摆幅拆给两级最后认真对待共模反馈和版图对称性。每一步都有清楚的逻辑和工具不走偏的话流片回来的结果大概率不会让人失望。设计本身没有捷径多跑几次仿真、多复盘几轮PVT结果功力就是这么一点点积累出来的。本文还有配套的精品资源点击获取